隨著信息時代的到來，用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計了一種便于硬件實現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時延時更小。 本論文設(shè)計了C++仿真平臺，并與HDL代碼結(jié)果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設(shè)計在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設(shè)計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計，并進行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活，且軟件設(shè)計與硬件設(shè)計可同時進行，極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達到了預(yù)期的性能和技術(shù)指標。
上傳時間： 2013-08-03
上傳用戶：gdgzhym
TMS320LF240x DSP C語言開發(fā)應(yīng)用，其中有svpwm控制變頻器程序
上傳時間： 2013-04-24
上傳用戶：xoxoliguozhi
本文介紹了通訊協(xié)議轉(zhuǎn)換器研究的背景意義和目前國內(nèi)外發(fā)展的現(xiàn)狀，并詳細敘述了所選方案的設(shè)計過程。本協(xié)議轉(zhuǎn)換器的豐控制芯片采用了基于ARM7內(nèi)核的32位微控制芯片LPC2212，提供了高速穩(wěn)定的硬件平臺。操作系統(tǒng)采用實時嵌入式操作系統(tǒng)μC/OS-Ⅱ，工作穩(wěn)定，實時性強，移植方便。 本文的豐要內(nèi)容如下：整體的設(shè)計思路，結(jié)構(gòu)組成；系統(tǒng)硬件的設(shè)計，豐要包括網(wǎng)絡(luò)接口電路，USB接口電路，以及串口擴展電路；TCP/IP協(xié)議，豐要包括TCP協(xié)議，IP協(xié)議，ARP協(xié)議等；USB協(xié)議，豐要包括USB設(shè)備構(gòu)架，USB數(shù)據(jù)流模型；串口數(shù)據(jù)轉(zhuǎn)以太網(wǎng)數(shù)據(jù)和 USB 數(shù)據(jù)以及太網(wǎng)數(shù)據(jù)和 USB 數(shù)據(jù)轉(zhuǎn)串口數(shù)據(jù)；嵌入式實時操作系統(tǒng)μC/OS-Ⅱ，豐要包括信號量，消息郵箱，消息隊列等；操作系統(tǒng)的移植，豐要包括與處理器相關(guān)的文件的改寫。整個系統(tǒng)的硬件和底層軟件部分已經(jīng)完成，經(jīng)串口調(diào)試軟件、USB總線監(jiān)測軟件以及以太網(wǎng)數(shù)據(jù)監(jiān)測軟件進行實際的收發(fā)數(shù)據(jù)實驗，驗證了方案的合理性。 在USB和以太網(wǎng)驅(qū)動程序的編寫中，查閱了大量的相關(guān)資料。對于USB協(xié)議，重點分析了USB協(xié)議的架構(gòu)和數(shù)據(jù)流模型。對于TCP/IP協(xié)議，仔細分析了其封裝和分用，分析了TCP協(xié)議、IP協(xié)議、ARP協(xié)議的原理及程序的實現(xiàn)。對于操作系統(tǒng)的移植，給出了具體的實現(xiàn)步驟，并給出了豐要的代碼。
標簽： ARM 環(huán)境 通訊協(xié)議 轉(zhuǎn)換器
上傳時間： 2013-06-10
上傳用戶：f1364628965
此為vc++調(diào)試器的說明，想要調(diào)試C++的朋友不妨看一下。
標簽： 調(diào)試器
上傳時間： 2013-06-05
上傳用戶：aa17807091
目錄 第1章 概述 1.1 采用C語言提高編制單片機應(yīng)用程序的效率 1.2 C語言具有突出的優(yōu)點 1.3 AvR單片機簡介 1.4 AvR單片機的C編譯器簡介 第2章 學(xué)習(xí)AVR單片機C程序設(shè)計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發(fā)環(huán)境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機綜合實驗板 2.5 AvR單片機JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機開發(fā)軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發(fā)環(huán)境 3.2 安裝AVR Studio集成開發(fā)環(huán)境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機開發(fā)過程 3.6 第一個AVR入門程序 第4章 AVR單片機的主要特性及基本結(jié)構(gòu) 4.1 ATMEGA16(L)單片機的產(chǎn)品特性 4.2 ATMEGA16(L)單片機的基本組成及引腳配置 4.3 AvR單片機的CPU內(nèi)核 4.4 AvR的存儲器 4.5 系統(tǒng)時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統(tǒng)控制和復(fù)位 4.8 中斷 第5章 C語言基礎(chǔ)知識 5.1 C語言的標識符與關(guān)鍵字 5.2 數(shù)據(jù)類型 5.3 AVR單片機的數(shù)據(jù)存儲空間 5.4 常量、變量及存儲方式 5.5 數(shù)組 5.6 C語言的運算 5.7 流程控制 5.8 函數(shù) 5.9 指針 5.10 結(jié)構(gòu)體 5.11 共用體 5.12 中斷函數(shù) 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數(shù)字I/O端口的應(yīng)用設(shè)置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數(shù)碼管測試 6.6 獨立式按鍵開關(guān)的使用 6.7 發(fā)光二極管的移動控制(跑馬燈實驗) 6.8 0～99數(shù)字的加減控制 6.9 4×4行列式按鍵開關(guān)的使用 第7章 ATMEGAl6(L)的中斷系統(tǒng)使用 7.1 ATMEGA16(L)的中斷系統(tǒng) 7.2 相關(guān)的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO／INTl中斷計數(shù)實驗 7.5 INTO／INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設(shè)計 第8章 ATMEGAl6(L)驅(qū)動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優(yōu)點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內(nèi)部結(jié)構(gòu) 8.6 液晶顯示控制驅(qū)動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數(shù)據(jù)傳送的ATMEGAl6(L)驅(qū)動16×2點陣字符液晶模塊的子函數(shù) 8.11 8位數(shù)據(jù)傳送的16×2 LCM演示程序1 8.12 8位數(shù)據(jù)傳送的16×2 LCM演示程序2 8.13 4位數(shù)據(jù)傳送的ATMEGA16(L)驅(qū)動16×2點陣字符液晶模塊的子函數(shù) 8.14 4位數(shù)據(jù)傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數(shù)器 9.1 預(yù)分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數(shù)器0的寄存器 9.4 16位定時/計數(shù)器T/C1 9.5 16位定時/計數(shù)器1的寄存器 9.6 8位定時/計數(shù)器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數(shù)器1的計時實驗 9.10 定時/計數(shù)器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0～5 V數(shù)字電壓調(diào)整器 9.15 定時器(計數(shù)器)0的計數(shù)實驗 9.16 定時/計數(shù)器1的輸入捕獲實驗 ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
當代科學(xué)技術(shù)突飛猛進，極大促進了自動識別技術(shù)的發(fā)展——條形碼、光學(xué)字符識別、磁條(卡)、工C卡、語音識別、視覺識別、RFID等，其中，RFID無疑是最為前沿的自動識別技術(shù)，是一種非接觸式的識別技術(shù)；同時，隨著另外一項技術(shù)——嵌入式技術(shù)的飛速發(fā)展，機構(gòu)小巧、性能優(yōu)越、價格便宜、操作簡便的手持式數(shù)據(jù)自動讀寫設(shè)備發(fā)展尤為迅速。具體說來，一款好的手持式RFID讀寫器適用于工作現(xiàn)場，可以供工作人員對現(xiàn)場物品信息進行自動收集，而隨著嵌入式操作系統(tǒng)和網(wǎng)絡(luò)技術(shù)的應(yīng)用，使讀寫器不僅有數(shù)據(jù)采集功能，而且可以對數(shù)據(jù)進行分析以供管理決策。在這其中，操作系統(tǒng)、芯片、總線、接口技術(shù)成為讀寫器的內(nèi)核，嵌入式系統(tǒng)成為技術(shù)的代表。 隨著嵌入式操作系統(tǒng)(如linux、wirice.net)的出現(xiàn)，使得軟件開發(fā)人員在嵌入式系統(tǒng)和普通pc機上進行應(yīng)用軟件開發(fā)不會感到太大的差別(借助于交叉開發(fā)環(huán)境，即在pc機上編譯連接，但生成的是目標機代碼)。但是，對于那些應(yīng)用軟件開發(fā)者，往往對某一行業(yè)軟件開發(fā)比較熟悉卻對硬件有些陌生，熟悉硬件原理(嵌入式處理器架構(gòu)、部件工作原理等)恰恰是構(gòu)建一個嵌入式系統(tǒng)所必須的。因此，構(gòu)建一個性能穩(wěn)定、持續(xù)工作時間長、完善數(shù)據(jù)接口、方便讀寫器接口的手持式設(shè)備成為了當今一個比較熱門的技術(shù)領(lǐng)域。本項目就是根據(jù)以上事實，先分析了國內(nèi)外研究現(xiàn)狀，再根據(jù)項目需求、生產(chǎn)成本以及RFID應(yīng)用開發(fā)者的要求，決定采用以ARM920T為內(nèi)核的$3C2410為嵌入式處理器、微軟公司力推的wiIice.net為嵌入式操作系統(tǒng)，設(shè)計開發(fā)了供RFID應(yīng)用軟件開發(fā)者使用的手持式RFID讀寫器。針對手持式設(shè)備的特點和實際要求，對讀寫器軟硬件系統(tǒng)整體結(jié)構(gòu)進行了規(guī)劃，完成了時鐘電路、nand flash存儲器接口電路、SDRAM電路、串行接口電路、RFID讀寫模塊接口電路、USB接口電路、無線通信模塊接口電路、LCD/觸摸屏接口電路的設(shè)計，并開發(fā)了讀寫器的二次發(fā)API;在wince.net平臺下，利用platform builder工具定制了適于讀寫器的操作系統(tǒng)，實現(xiàn)了嵌入式操作系統(tǒng)的設(shè)計，最后對整個系統(tǒng)進行了測試。
上傳時間： 2013-06-21
上傳用戶：yatouzi118
研制發(fā)射微小衛(wèi)星，是我國利用空間技術(shù)服務(wù)經(jīng)濟建設(shè)、造福人類的重要途徑。現(xiàn)代微小衛(wèi)星在短短20年里能取得長足的發(fā)展，主要取決于微小衛(wèi)星自身的一系列特點：重量輕，體積小，成本低，性能高，安全可靠，發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中，由于傳輸信道的多徑和各種噪聲的影響，信號在接收端會引起差錯，通過信道編碼環(huán)節(jié)，可對這些不可避免的差錯進行檢測和糾正。 在微小衛(wèi)星通信鏈路中，信道編碼器的任務(wù)是差錯控制。本文采用符合空間數(shù)據(jù)系統(tǒng)咨詢委員會CCSDS標準的鏈接碼進行信道編碼，即內(nèi)碼為（2，1，6）的卷積碼，外碼為（255，223）的RS碼，中間進行交織操作。其中，里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼，是分組碼中糾錯能力最強的糾錯碼，一次可以糾正多個突發(fā)錯誤，廣泛地用于空間通信中。 本文針對南京航空航天大學(xué)自行研制的微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求，在用SystemView和C語言仿真的基礎(chǔ)上，用硬件描述語言Verilog設(shè)計了RS（255，223）編碼器和譯碼器，使用Modelsim軟件進行了功能仿真，并通過Xilinx公司的軟件ISE對設(shè)計進行綜合、布局布線，最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中，完成了電路的設(shè)計并實現(xiàn)了編碼譯碼的功能，表明本文設(shè)計的信道編解碼器的正確性和實用性，滿足了微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求。
上傳時間： 2013-08-01
上傳用戶：lili123
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯能力，如使用差錯控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現(xiàn)的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設(shè)計了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明，本文所實現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計與實現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設(shè)計。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
隨著多媒體編碼技術(shù)的發(fā)展，視頻壓縮標準在很多領(lǐng)域都得到了成功應(yīng)用，如視頻會議(H.263)、DVD(MPEG-2)、機頂盒(MPEG-2)等等，而網(wǎng)絡(luò)帶寬的不斷提升和高效視頻壓縮技術(shù)的發(fā)展使人們逐漸把關(guān)注的焦點轉(zhuǎn)移到了寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)上來。帶寬的增加為流式媒體的發(fā)展鋪平了道路，而高效的視頻壓縮標準的出臺則是流媒體技術(shù)發(fā)展的關(guān)鍵。H.264/AVC是由國際電信聯(lián)合會和國際標準化組織共同發(fā)展的下一代視頻壓縮標準之一。新標準中采用了新的視頻壓縮技術(shù)，如多模式幀間預(yù)測、1/4像素精度預(yù)測、整數(shù)DCT變換、變塊尺寸運動補償、基于上下文的二元算術(shù)編碼(CABAC)、基于上下文的變長編碼(CAVLC)等等，這些技術(shù)的采用大大提高了視頻壓縮的效率，更有利于寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)的實現(xiàn)。 本文主要根據(jù)視頻會議應(yīng)用的需要對JM8.6代碼進行優(yōu)化，目標是實現(xiàn)基于Baseline的低復(fù)雜度的CIF編碼器，并對部分功能模塊進行電路設(shè)計。在設(shè)計方法上采用自頂向下的設(shè)計方法，首先對H.264編碼器的C代碼和算法進行優(yōu)化，并對優(yōu)化后的結(jié)果進行測試比較，結(jié)果顯示在圖像質(zhì)量沒有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達到15幀以上，滿足了視頻會議應(yīng)用的實時性要求。然后，以C模型為參考對H.264編碼器的部分功能模塊電路進行設(shè)計。采用Verilog HDL實現(xiàn)了這些模塊，并在Quartus Ⅱ中進行了綜合、仿真、驗證。主要完成了Zig-zag掃描和CAVLC模塊的設(shè)計，詳細說明模塊的工作原理和過程，然后進行多組的仿真測試，結(jié)果與C模型相應(yīng)部分的結(jié)果一致，證明了設(shè)計的正確性。
上傳時間： 2013-06-11
上傳用戶：kjgkadjg
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
