本文針對浮點DSP 芯片TMS320VC33 芯片的結構特點，介紹了該芯片最小系統(tǒng)硬件電路設計的方法，并結合實際應用情況，介紹了相關的時鐘電路、復位電路、JTAG 仿真接口電路、外圍存儲器接口電
上傳時間： 2013-06-11
上傳用戶：jcljkh
UM71系列(包括ZPW-2000A)無絕緣軌道電路已成為我國鐵路的主流制式，軌道電路的正常工作對行車安全意義重大。軌道信號失真或者受到噪聲污染有可能導致鐵路信號設備錯誤動作進而發(fā)生行車事故。通過對鐵路信號做出監(jiān)測以及判斷，可以幫助信號設備維護人員對故障設備進行及時修復從而避免事故發(fā)生。 本文設計了一種基于ARM/DSP雙核結構的鐵路信號測試儀，用以幫助設備維護人員及時檢修故障設備。其中，DSP芯片選用TI公司的32位浮點處理器TMS320VC33作為信號分析與處理的核心，實現(xiàn)信號的解調、頻譜分析和細化處理等功能。本測試儀作為一種實時的信號檢測設備，充分利用了浮點DSP芯片高效靈活以及系統(tǒng)可裁減的特性，因而更適合于現(xiàn)場環(huán)境的應用。本測試儀主要針對目前使用較為廣泛的UM71、ZPW-2000A系統(tǒng)以及站內25Hz相敏軌道電路，實現(xiàn)對移頻信號的數(shù)字解調、區(qū)間載波頻率檢測、信號幅度檢測、站內軌道信號的相位角及其幅度檢測等功能。 本文著重分析了頻譜細化技術中的ZFFT算法在實時信號分析中的應用，采用ZFFT算法可以在保證運算效率的同時提高頻譜的分辨率。在此基礎上，本文就這種算法提出了若干改進措施并且通過MATLAB對該算法及其改進措施進行了軟件仿真。同時本文完成了基于這種算法的DSP軟件設計：為了提高系統(tǒng)實時性，DSP算法均采用匯編語言實現(xiàn)。理論分析和實驗表明調制頻率的分辨率可以達到0.03Hz，滿足實際應用要求。此外，本文設計了測試儀的硬件結構，主要是VC33的外圍器件及其與雙口RAMCY7C028的接口電路，以及基于這個接口電路的通信規(guī)程。
上傳時間： 2013-06-29
上傳用戶：qazwsxedc
正交頻分復用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術通過將整個信道分為多個帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經過子信道獨立傳輸來實現(xiàn)通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號間干擾(ISI)，通過IDFT/DFT調制解調降低了系統(tǒng)實現(xiàn)的復雜度。由于其頻譜利用率高，抗多徑能力強，在多種通信場合中都得到了應用。雖然有著上述優(yōu)點，但為了準確的恢復信號，信道估計是OFDM系統(tǒng)中必須實現(xiàn)的一環(huán)。 本文正是針對OFDM接收機中的信道估計模塊的運算部件的實現(xiàn)進行了研究。首先，研究了OFDM信道估計的LS算法，一階線性插值算法，二次多項式插值算法，建立了適用于寬帶通信系統(tǒng)的信道估計模塊模型。其次研究了加法器電路和乘法器電路的實現(xiàn)，包括進位行波加法器，曼徹斯特進位鏈，超前進位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優(yōu)缺點。接著研究了幾種主要的除法器設計算法，包括數(shù)字循環(huán)算法，基于函數(shù)迭代的算法，以及CORDIC算法，結合信道估計的特點選擇了函數(shù)迭代和CORDIC算法作為具體實現(xiàn)的方法。最后，在前面的設計的基礎上在FPGA芯片上實現(xiàn)了前面的設計方案。
上傳時間： 2013-06-06
上傳用戶：yyyyyyyyyy
近年來,隨著微電子技術的高速發(fā)展,數(shù)字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現(xiàn)這些算法芯片的研究成為信息產業(yè)的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優(yōu)化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據(jù)Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優(yōu)的狀態(tài),可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統(tǒng)的實現(xiàn).
上傳時間： 2013-05-31
上傳用戶：yuying4000
RS(Reed-Solomon)碼是差錯控制領域中一類重要的線性分組碼，由于其出眾的糾錯能力，被廣泛地應用于各種差錯控制系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。 本文主要研究RS碼的編譯碼方法以及基于FPGA(Field Programmable Gate Array)的RS碼的實現(xiàn)方法。對所設計的編碼譯碼器的主要性能指標進行了仿真及實際功能測試，并給出了時序仿真波形圖和實際測試的結果。最后對于RS軟判決譯碼器的實現(xiàn)進行試探性的研究。 本文的主要工作有：1)采用現(xiàn)場可編程門陣列(FPGA)實現(xiàn)了 RS 碼的編碼和譯碼；2)采用更高效的RiBM算法，不僅減少了邏輯單元(Logic Element)的使用量，而且速度上也得到提高；3)用 VHDL 語言實現(xiàn)RS編碼譯碼，包括伽羅華(Galoias)域內的乘法除法器的設計，伴隨式求解電路，關鍵方程求解電路等；4)對于錢搜索電路的實現(xiàn)進行了改進；5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以實現(xiàn)。
上傳時間： 2013-04-24
上傳用戶：qoovoop
數(shù)字濾波作為數(shù)字信號處理技術的重要組成部分，廣泛應用于諸如信號分離、恢復、整形等多種場合中，本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現(xiàn)方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應工程實際的數(shù)字濾波器的設計方法： (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎上，分析了利用FPGA特有的查找表結構完成這一運算的方法，從而解決了常系數(shù)乘法運算硬件實現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設計； (4)設計參數(shù)可調的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉換電路、D/A轉換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號，進行了實際濾波效果的測試。 實驗系統(tǒng)的測試結果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。
標簽： FPGA 沖激響應 數(shù)字濾波器
上傳時間： 2013-07-19
上傳用戶：sjyy1001
隨著技術的飛速發(fā)展,電力電子裝置如變頻設備、變流設備等容量日益擴大,數(shù)量日益增多,使得電網中的諧波污染日益嚴重,給電力系統(tǒng)和各類用電設備帶來危害,輕則增加能耗,縮短設備使用壽命,重則造成用電事故,影響安全生產.電力系統(tǒng)中的諧波問題早在20世紀20年代就引起了人們的注意.近年來,產生諧波的設備類型及數(shù)量均已劇增,并將繼續(xù)增長,諧波造成的危害也日趨嚴重.該論文分析比較了傳統(tǒng)測量諧波裝置和基于FPGA的新型諧波測量儀器的特性.分析了基于FFT的諧波測量方法,綜述了可編程元器件的發(fā)展過程、主要工藝發(fā)展及目前的應用情況,并介紹了一種主流硬件描述語言Verilog HDL的語法及其具體應用.分析了高速數(shù)字信號系統(tǒng)的信號完整性問題,提出了使用FPGA實現(xiàn)的整合處理器解決高速數(shù)字系統(tǒng)信號完整性問題的方法,并比較分析了各種主流的整合處理器解決方案的優(yōu)缺點.分析了使用實時操作系統(tǒng)進行復雜嵌入式系統(tǒng)軟件開發(fā)的優(yōu)缺點,并在該系統(tǒng)軟件開發(fā)中成功移植應用了實時操作系統(tǒng)UCOSII,改造了該操作系統(tǒng)中內存管理方式.研究了使用FPGA實現(xiàn)FFT算法的優(yōu)缺點,對比分析了主要硬件實現(xiàn)架構的性能和優(yōu)缺點,提出了一種基于浮點數(shù)的FFT算法FPGA實現(xiàn)架構,詳細設計了基于浮點數(shù)的硬件乘法器和加法器.該設計架構運行穩(wěn)定,計算速度快捷.并通過實際仿真驗證了該設計的正確性和優(yōu)越性.最終通過以上工作設計實現(xiàn)了一種新型的基于FPGA的諧波測量儀,該儀器的變送單元和采樣單元通過實際型式試驗檢驗,符合設計要求.該儀器的FPGA單元通過系統(tǒng)仿真,符合設計要求.
上傳時間： 2013-04-24
上傳用戶：diertiantang
小波變換是一種新興的理論，是數(shù)學發(fā)展史上的重要成果。它無論對數(shù)學還是對工程應用都產生了深遠的影響。最新的靜態(tài)圖像壓縮標準JPEG2000就以離散小波變換(DWT)作為核心變換算法。 本文首先較為詳細地分析了小波變換的理論基礎，對多分辨率分析、Mallat算法和提升算法做了介紹。然后分析了JPEG2000所采用的小波濾波器，并引入了一個新的LS97小波。該小波系數(shù)簡單、易于硬件實現(xiàn)，并且與CDF97小波有很好的兼容性，可作為CDF97小波的替代者。使用Matlab對CDF97小波和LS97小波的兼容性做仿真測試，結果表明這兩個小波具有幾乎相同的性能。在確定所用的小波后，本文設計了二維離散小波變換的硬件結構。設計過程中對標準二維小波變換做了優(yōu)化，即將行變換和列變換的歸一化步驟合并計算，這樣可以減少兩次乘法操作。另外還使用移位加代替乘法，提取移位加中的公共算子等方式來優(yōu)化設計。對于邊界數(shù)據(jù)的處理，本文采用了嵌入式對稱延拓技術，不需要額外的緩存，節(jié)約了硬件資源。為提高硬件利用率，本文將LeGall53小波變換和LS97小波變換統(tǒng)一起來，只要一個控制信號就可實現(xiàn)兩者之間的轉換。本文所提出的結構采用基于行的變換方式，只需要六行中間數(shù)據(jù)即可完成全部行數(shù)據(jù)的小波變換。采用流水線技術提高了整個設計的運行速度。最后也給出了二維離散小波反變換的實現(xiàn)結構。 在完成硬件結構設計的基礎上，使用Verilog硬件描述語言對整個設計進行了完全可綜合的RTL級描述，采用同步設計，提高了可靠性。在Xilinx公司的FPGA開發(fā)軟件ISE6.3i中對正反小波變換做了仿真和實現(xiàn)，結果表明，本設計能高速高精度地完成正反可逆和不可逆小波變換，可以滿足各種實時性要求。
上傳時間： 2013-07-25
上傳用戶：sn2080395
隨著計算機與信息技術的發(fā)展，生物特征識別技術受到了廣泛的關注。指紋識別是生物特征識別中的一項重要內容，一直以來是國內外的研究熱點。 嵌入式自動指紋識別是指指紋識別技術在嵌入式系統(tǒng)上的應用。傳統(tǒng)的嵌入式自動指紋識別系統(tǒng)多采用單片DSP或MIPS處理器來完成算法，由于DSP或MIPS處理器只能根據(jù)程序順序執(zhí)行，在指紋匹配過程中只能和整個庫中的指紋進行一一匹配，因此這類系統(tǒng)在處理較大指紋庫時下匹配時間相當長。為了克服這個缺點，本文構建了浮點DSP和FPGA協(xié)同處理構架的硬件平臺，充分利用DSP在計算上的精確度和FPGA并行處理的特點，由DSP和FPGA共同處理匹配算法。 本文的主要工作如下： 1．設計了一個硬件系統(tǒng)，包括DSP處理器、FPGA、指紋傳感器、人機交互接口和USB1.1接口。同時，還設計了各硬件模塊的驅動程序，為應用程序提供控制接口。由于系統(tǒng)中DSP工作頻率為300MHz，其中某些器件的工作頻率達到了100MHz，因此本文還給出了一些信號完整性分析和PCB設計經驗。 2．編寫了Verilog程序，在FPGA中實現(xiàn)了9路指紋的并行匹配。由于FPGA本身的局限性，實現(xiàn)原有匹配算法有很大困難。在簡化原有匹配算法的基礎上本文提出了便于FPGA實現(xiàn)“粗匹配”算法。此外，還設計了用于和DSP通信的接口模塊設計。 3．完成了系統(tǒng)應用程序設計。在使用uC/OS-Ⅱ實時操作系統(tǒng)的基礎上設計了各系統(tǒng)任務，通過調用驅動程序控制和協(xié)調各硬件模塊，實現(xiàn)了自動指紋識別功能。為了便于存放指紋特征信息，設計了指紋庫數(shù)據(jù)結構，實現(xiàn)了指紋庫添加、刪除、編輯的功能。 最終，本系統(tǒng)實現(xiàn)了高效、快速的進行指紋識別，各模塊工作穩(wěn)定。同時，模塊化的軟硬件設計使本系統(tǒng)便于進行二次開發(fā)，快速應用于各種場合。
標簽： FPGA DSP 自動 指紋識別系統(tǒng)
上傳時間： 2013-06-05
上傳用戶：guanliya
現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應用和發(fā)展，也使電子設計的規(guī)模和集成度不斷提高。同時也帶來了電子系統(tǒng)設計方法和設計思想的不斷推陳出新。 隨著數(shù)字電子技術的發(fā)展，數(shù)字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。快速傅里葉變換(FFT)作為數(shù)字信號處理的核心技術之一，是離散傅里葉變換的運算時間縮短了幾個數(shù)量級。FFT已經成為現(xiàn)代信號處理的重要理論之一。 該文的目的就是研究如何應用FPGA實現(xiàn)FFT算法，研制具有自己知識產權的FFT信號處理器具有重要的理論意義和實用意義。 設計采用基4算法設計了一個具有實用價值的FFT實時硬件處理器。其中使用了改進的CORDIC流水線結構設計了FFT的蝶型運算單元，將硬件不易于實現(xiàn)、運算緩慢的乘法單元轉換成硬件易于實現(xiàn)、運算快捷的加法單元。并根據(jù)基4算法的尋址特點設計了簡單快速的地址發(fā)生器。整體采用流水線的工作方式，并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部，使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以提高。 整個設計利用ALTERA公司提供的QUARTUSⅡ4.0開發(fā)軟件，采用先進的層次化設計思想，使用一片F(xiàn)PGA芯片完成了整個FFT處理器的電路設計。整體設計經過時序仿真和硬件仿真，運行速度達到100MHz以上。
上傳時間： 2013-07-01
上傳用戶：FFAN
