亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

流程分析

  • FPGA設(shè)計(jì)流程

    FPGA設(shè)計(jì)流程，相當(dāng)經(jīng)典，好東西大家分享

    標(biāo)簽： FPGA 設(shè)計(jì)流程

    上傳時間： 2013-08-18

    上傳用戶：daguogai

  • 分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計(jì)中優(yōu)點(diǎn)

    分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計(jì)中優(yōu)點(diǎn)，\\r\\n然后結(jié)合FSK 信號的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發(fā)生器模\\r\\n型，以及對FSK 信號發(fā)生器模型進(jìn)行算法級仿真和生成VHDL 語言的方法，并在modelsim\\r\\n中對FSK 信號發(fā)生器進(jìn)行RTL 級仿真，最后介紹了在FPGA 芯片中實(shí)現(xiàn)FSK 信號發(fā)生器的設(shè)\\r\\n計(jì)方法。

    標(biāo)簽： Simulink Builder MATLAB FPGA

    上傳時間： 2013-08-20

    上傳用戶：herog3

  • FPGA設(shè)計(jì)全流程

    FPGA設(shè)計(jì)全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim編譯Xilinx庫\\r\\n第二章 調(diào)用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro綜合HDL和內(nèi)核\\r\\n第四章 綜合后的項(xiàng)目執(zhí)行\(zhòng)\r\\n第五章 不同類型結(jié)構(gòu)的仿真

    標(biāo)簽： FPGA 流程

    上傳時間： 2013-08-20

    上傳用戶：cuibaigao

  • 使用QUARTUS做FPGA開發(fā)全流程

    使用QUARTUS做FPGA開發(fā)全流程，適用于初學(xué)者

    標(biāo)簽： QUARTUS FPGA 流程

    上傳時間： 2013-08-21

    上傳用戶：feifei0302

  • 華為FPGA設(shè)計(jì)流程指南

    華為FPGA設(shè)計(jì)流程指南:本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫本流程的目的是：在于規(guī)范整個設(shè)計(jì)流程，實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性。形成風(fēng)格良好和完整的文檔。實(shí)現(xiàn)在FPGA不同廠家之間以及從FPGA到ASIC的順利移植。便于新員工快速掌握本部門FPGA的設(shè)計(jì)流程。\r\n

    標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

    上傳時間： 2013-08-22

    上傳用戶：shengyj12345

  • Xilinx的FPGA設(shè)計(jì)全流程

    Xilinx的FPGA設(shè)計(jì)全流程

    標(biāo)簽： Xilinx FPGA 流程

    上傳時間： 2013-08-26

    上傳用戶：as275944189

  • FPGA輸出數(shù)據(jù)的時頻域分析GUI界面

    FPGA輸出數(shù)據(jù)的時頻域分析GUI界面，\r\n可觀察信號的時域頻域波形，星座圖眼圖等特性

    標(biāo)簽： FPGA GUI 輸出數(shù)據(jù) 頻域分析

    上傳時間： 2013-08-27

    上傳用戶：ommshaggar

  • fpga的靜態(tài)分析

    fpga的靜態(tài)分析，很不錯，只是我自己也沒有弄的十分明白

    標(biāo)簽： fpga 分

    上傳時間： 2013-08-28

    上傳用戶：zhangyi99104144

  • FPGA時鐘分析

    FPGA時鐘分析，包括門控時鐘與時鐘偏儀分析，邏輯設(shè)計(jì)時鐘分析，毛刺分析．

    標(biāo)簽： FPGA 時鐘 分

    上傳時間： 2013-08-30

    上傳用戶：432234

  • EDA高手入門必看-FPGA-CPLD-開發(fā)流程

    EDA高手入門必看，F(xiàn)PGA-CPLD-開發(fā)流程。

    標(biāo)簽： FPGA-CPLD EDA 高手 開發(fā)流程

    上傳時間： 2013-08-31

    上傳用戶：eclipse

主站蜘蛛池模板： 沙洋县| 吉隆县| 南宁市| 荣昌县| 洛阳市| 祁门县| 香格里拉县| 思南县| 黄龙县| 金秀| 马山县| 通河县| 天气| 万荣县| 安多县| 开阳县| 革吉县| 瑞金市| 宁明县| 武山县| 长治县| 玛曲县| 景谷| 万载县| 克山县| 永定县| 太和县| 莱芜市| 濮阳县| 延安市| 扎鲁特旗| 连州市| 吉林省| 锡林浩特市| 寻甸| 隆德县| 志丹县| 金乡县| 安泽县| 菏泽市| 龙门县|