PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規範”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產. (2) “錫偷LAYOUT RULE建議規範”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規範”:為製造單位為提高量產良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規範”: Connector零件在未來應用逐漸廣泛, 又是SMT生產時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.
上傳時間： 2013-11-03
上傳用戶：tzl1975
一、執行器概述 1、執行器作用 執行器接受調節器的指令信號，經執行機構將其轉換成相應的角位移或直線位移，去操縱調節機構，改變被控對象進、出的能量或物料，以實現過程的自動控制。 執行器常常工作在高溫、高壓、深冷、強腐蝕、高粘度、易結晶、閃蒸、汽蝕、高壓差等狀態下，使用條件惡劣，因此，它是整個控制系統的薄弱環節。 2、執行器結構與工作原理 3、執行器種類二、QSTP智能電動調節閥簡介 2、執行機構的結構組成 圖示是一個一體化的直行程電動執行機構。它由相互隔離的電氣部分和齒輪傳動部分組成，電機作為連接兩個隔離部分的中間部件。電機按控制要求輸出轉矩，通過多級正齒輪傳遞到梯形絲桿上，梯形絲桿通過螺紋變換轉矩為推力。輸出軸止動環上連有一個旗桿，旗桿隨輸出軸同步運行，通過與旗桿連接的齒條板將輸出軸位移轉換成電信號，提供給智能控制板作為比較信號和閥位反饋輸出。
上傳時間： 2013-10-24
上傳用戶：wyc199288
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
Q01、如何使一條走線至兩個不同位置零件的距離相同? 您可先在Design/Rule/High Speed/Matched Net Lengths的規則中來新增規則設定,最 后再用Tools/EqualizeNet Lengths 來等長化即可。 Q02、在SCHLIB中造一零件其PIN的屬性，如何決定是Passive, Input, I/O, Hi- Z,Power,…..？在HELP中能找到說明嗎？市面有關 SIM？PLD？的書嗎？或貴公司有講義？ 你可在零件庫自制零件時點選零件Pin腳,并在Electrical Type里,可以自行設定PIN的 屬性,您可參考臺科大的Protel sch 99se 里 面有介紹關于SIM的內容。 Q03、請問各位業界前輩,如何能順利讀取pcad8.6版的線路圖,煩請告知 Protel 99SE只能讀取P-CAD 2000的ASCII檔案格式,所以你必須先將P-CAD8.6版的格式 轉為P-CAD 2000的檔案格式,才能讓Protel讀取。
標簽： Protel
上傳時間： 2013-11-07
上傳用戶：tangsiyun
硬盤存儲數據是根據電、磁轉換原理實現的。硬盤由一個或幾個表面鍍有磁性物質的金屬或玻璃等物質盤片以及盤片兩面所安裝的磁頭和相應的控制電路組成(圖1)，其中盤片和磁頭密封在無塵的金屬殼中。 硬盤工作時，盤片以設計轉速高速旋轉，設置在盤片表面的磁頭則在電路控制下徑向移動到指定位置然后將數據存儲或讀取出來。當系統向硬盤寫入數據時，磁頭中“寫數據”電流產生磁場使盤片表面磁性物質狀態發生改變，并在寫電流磁場消失后仍能保持，這樣數據就存儲下來了；當系統從硬盤中讀數據時，磁頭經過盤片指定區域，盤片表面磁場使磁頭產生感應電流或線圈阻抗產生變化，經相關電路處理后還原成數據。因此只要能將盤片表面處理得更平滑、磁頭設計得更精密以及盡量提高盤片旋轉速度，就能造出容量更大、讀寫數據速度更快的硬盤。這是因為盤片表面處理越平、轉速越快就能越使磁頭離盤片表面越近，提高讀、寫靈敏度和速度；磁頭設計越小越精密就能使磁頭在盤片上占用空間越小，使磁頭在一張盤片上建立更多的磁道以存儲更多的數據。
上傳時間： 2013-10-21
上傳用戶：ztj182002
Cimatron E 7.0教程 使用Cimatron E 起草應用，建立部分或者組裝圖圖表是可能的，由2D 風景組成。在畫的每一個內有一條或更多床單，起草的符號和注釋可能被增加并且編輯。 這些畫圖表包含象 起草標準那樣的具體的特性，意見歸因于，框架，模板等等。在各種各樣的起草的概念將的這個練習過程中沿著邊討論Cimatron E的動態的能力。 1、打開一份起草的資料 Open up the Drafting application within Cimatron E. 2、現在起草應用的Cimatron 打開 資料在Cimatron E里使用起草被叫為一張畫。 有一條床單的一張畫被創造一份起草的資料自動創 造。 3、建立床單 一條床單包含一個一個模型，部分或者會議的2D 意見的布局。 除2D之外幾何學建立使用 sketcher，起草符號，注釋能被增加給床單。 無限的床單的數量能被歸入一張畫允許一象要求 的那樣安排許多意見。
上傳時間： 2013-10-21
上傳用戶：
準備拆之前，首先應該始終記住一條，EPSON不會把打印造到你沒發拆開的地步， 要不他不會懶得現在出的打印機上面找個螺絲釘都很難。
標簽：
上傳時間： 2013-12-21
上傳用戶：xz85592677
SUN SCJP經典認證系列：(PDF) Prentice Hall - Sun Certified Enterprise Architect for J2EE Technology Study Guide.zip
標簽： Enterprise Technology Certified Architect
上傳時間： 2015-03-19
上傳用戶：leehom61
b+樹源碼，b+樹結構，刪除，插入，等值搜索，範圍搜索等功能
標簽：
上傳時間： 2015-03-23
上傳用戶：tianjinfan
這是用verilog寫的一個簡單的處理器，雖然只具有5個指令，但是可以透過這個範例，來了解到cpu的架構，與如何開發處理器，相信會有很大的啟發。
標簽： verilog
上傳時間： 2014-12-08
上傳用戶：ikemada
