本文主要研究高頻功率MOSFET的驅動電路和在動態開關模式下的并聯均流特性。首先簡要介紹功率MOSFET的基本工作原理及靜態及動態特性，然后根據功率MOSFET對驅動電路的要求，對驅動電路進行了參數計算并且選擇應用了實用可靠的驅動電路。此外，對功率MOSFET在兆赫級并聯山于不同的參數影響而引起的電流分配不均衡問題做了仿真研究及分析。
上傳時間： 2013-11-22
上傳用戶：lijinchuan
緒論 3線性及邏輯器件新產品優先性計算領域4PCI Express®多路復用技術USB、局域網、視頻多路復用技術I2C I/O擴展及LED驅動器RS-232串行接口靜電放電(ESD)保護服務器/存儲10GTL/GTL+至LVTTL轉換PCI Express信號開關多路復用I2C及SMBus接口RS-232接口靜電放電保護消費醫療16電源管理信號調節I2C總線輸入/輸出擴展電平轉換靜電放電保護 手持設備22電平轉換音頻信號路由I2C基帶輸入/輸出擴展可配置小邏輯器件靜電放電保護鍵區控制娛樂燈光顯示USB接口工業自動化31接口——RS-232、USB、RS-485/422繼電器及電機控制保持及控制：I2C I/O擴展信號調節便攜式工業（掌上電腦/掃描儀） 36多路復用USB外設卡接口接口—RS-232、USB、RS-485/422I2C控制靜電放電保護 對于任意外部接口連接器的端口來說，靜電放電的沖擊一直是對器件可靠性的威脅。許多低電壓核心芯片或系統級的特定用途集成電路(ASIC)提供了器件級的人體模型(HBM)靜電放電保護，但無法應付系統級的靜電放電。一個卓越的靜電放電解決方案應該是一個節省空間且經濟高效的解決方案，可保護系統的相互連接免受外部靜電放電的沖擊。
上傳時間： 2013-10-18
上傳用戶：mikesering
這個文件只是漢化了PROTEL99SE的菜單文件帶英文的，比較適合初學者，把它解壓放在系統盤WINDOWS目錄下，注意要先關掉PROTEL99SE軟件，再覆蓋掉原文件，網上也有很多漢化菜單的文件，但功能都不齊全，這個是本人自己修改過來的，包括板層設置，材料清單等功能都很齊全，和大家分享！
上傳時間： 2013-12-18
上傳用戶：aa17807091
PCB設計要點 一.PCB工藝限制 1）線 一般情況下，線與線之間和線與焊盤之間的距離大于等于13mil，實際應用中，條件允許時應考慮加大距離；布線密度較高時，可考慮但不建議采用IC腳間走兩根線，線的寬度為10mil，線間距不小于10mil。特殊情況下，當器件管腳較密，寬度較窄時，可按適當減小線寬和線間距。 2）焊盤 焊盤與過渡孔的基本要求是：盤的直徑比孔的直徑要大于0.6mm；例如，通用插腳式電阻、電容和集成電路等，采用盤/孔尺寸 1.6mm/0.8mm（63mil/32mil），插座、插針和二極管1N4007等，采用1.8mm/1.0mm（71mil/39mil）。實際應用中，應根據實際元件的尺寸來定，有條件時，可適當加大焊盤尺寸；PCB板上設計的元件安裝孔徑應比元件管腳的實際尺寸大0.2～0.4mm左右。 3）過孔 一般為1.27mm/0.7mm(50mil/28mil)；當布線密度較高時，過孔尺寸可適當減小，但不宜過小，可考慮采用1.0mm/0.6mm(40mil/24mil)。 二.網表的作用 網表是連接電氣原理圖和PCB板的橋梁。是對電氣原理圖中各元件之間電氣連接的定義，是從圖形化的原理圖中提煉出來的元件連接網絡的文字表達形式。在PCB制作中加載網絡表，可以自動得到與原理圖中完全相
標簽： PCB
上傳時間： 2014-12-03
上傳用戶：LP06
Multisim_11.0詳細的_安裝+漢化+破解_全過程
上傳時間： 2013-10-29
上傳用戶：gxmm
EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境 由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類 這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。 如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。
上傳時間： 2013-11-19
上傳用戶：wxqman
連接圖器件
上傳時間： 2013-10-16
上傳用戶：南國時代
徹底解決99在以往不能完全漢化的問題，全面實現漢化，具體到每個對話框和工作表，對初學者和英文不好的用戶非常實用，也非常簡單！ 用過的，麻煩頂一下我，或加一點分，謝謝啦！
上傳時間： 2013-10-08
上傳用戶：1079836864
數字與模擬電路設計技巧IC與LSI的功能大幅提升使得高壓電路與電力電路除外，幾乎所有的電路都是由半導體組件所構成，雖然半導體組件高速、高頻化時會有EMI的困擾，不過為了充分發揮半導體組件應有的性能，電路板設計與封裝技術仍具有決定性的影響。 模擬與數字技術的融合由于IC與LSI半導體本身的高速化，同時為了使機器達到正常動作的目的，因此技術上的跨越競爭越來越激烈。雖然構成系統的電路未必有clock設計，但是毫無疑問的是系統的可靠度是建立在電子組件的選用、封裝技術、電路設計與成本，以及如何防止噪訊的產生與噪訊外漏等綜合考慮。機器小型化、高速化、多功能化使得低頻/高頻、大功率信號/小功率信號、高輸出阻抗/低輸出阻抗、大電流/小電流、模擬/數字電路，經常出現在同一個高封裝密度電路板，設計者身處如此的環境必需面對前所未有的設計思維挑戰，例如高穩定性電路與吵雜(noisy)性電路為鄰時，如果未將噪訊入侵高穩定性電路的對策視為設計重點，事后反復的設計變更往往成為無解的夢魘。模擬電路與高速數字電路混合設計也是如此，假設微小模擬信號增幅后再將full scale 5V的模擬信號，利用10bit A/D轉換器轉換成數字信號，由于分割幅寬祇有4.9mV，因此要正確讀取該電壓level并非易事，結果造成10bit以上的A/D轉換器面臨無法順利運作的窘境。另一典型實例是使用示波器量測某數字電路基板兩點相隔10cm的ground電位，理論上ground電位應該是零，然而實際上卻可觀測到4.9mV數倍甚至數十倍的脈沖噪訊(pulse noise)，如果該電位差是由模擬與數字混合電路的grand所造成的話，要測得4.9 mV的信號根本是不可能的事情，也就是說為了使模擬與數字混合電路順利動作，必需在封裝與電路設計有相對的對策，尤其是數字電路switching時，ground vance noise不會入侵analogue ground的防護對策，同時還需充分檢討各電路產生的電流回路(route)與電流大小，依此結果排除各種可能的干擾因素。以上介紹的實例都是設計模擬與數字混合電路時經常遇到的瓶頸，如果是設計12bit以上A/D轉換器時，它的困難度會更加復雜。
上傳時間： 2013-11-16
上傳用戶：731140412
工藝流程波峰焊中的成型工作，是生產過程中效率最低的部分之一，相應帶來了靜電損壞風險并使交貨期延長，還增加了出錯的機會。雙面貼裝A面布有大型IC器件，B面以片式元件為主充分利用PCB空間，實現安裝面積最小化，效率高單面混裝* 如果通孔元件很少，可采用回流焊和手工焊的方式一面貼裝、另一面插裝* 如果通孔元件很少，可采用回流焊和手工焊的方式
上傳時間： 2013-11-14
上傳用戶：哈哈hah
