基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳時(shí)間： 2013-08-18
上傳用戶(hù)：問(wèn)題問(wèn)題
控制三相步進(jìn)電機(jī)及光電編碼器的采集,當(dāng)電機(jī)停止時(shí),保證三相里面只有一相相通,防止停止時(shí)電流過(guò)大.
標(biāo)簽： 控制 三相 光電編碼器 步進(jìn)電機(jī)
上傳時(shí)間： 2013-08-20
上傳用戶(hù)：wdq1111
s3c2410開(kāi)發(fā)板cpld源碼，希望有些參考價(jià)值
標(biāo)簽： s3c2410 cpld 開(kāi)發(fā)板 源碼
上傳用戶(hù)：wtrl
FPGA RSIC CPU設(shè)計(jì)文檔和源碼是EDA中對(duì)CPU設(shè)計(jì)非常好用的程序
標(biāo)簽： CPU FPGA RSIC EDA
上傳時(shí)間： 2013-08-21
上傳用戶(hù)：cppersonal
基于MAXII CPLD的對(duì)1602字符型液晶進(jìn)行讀寫(xiě)操作，其中使用了一個(gè)CFI的IP核
標(biāo)簽： MAXII CPLD 1602 字符型液晶
上傳時(shí)間： 2013-08-23
上傳用戶(hù)：yeling1919
通過(guò)fpga產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過(guò)
標(biāo)簽： fpga VHDL 時(shí)鐘 源碼
上傳時(shí)間： 2013-08-24
MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線標(biāo)\r\n準(zhǔn)，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空機(jī)載系統(tǒng)設(shè)備互聯(lián)的最有效的解\r\n決方案，廣泛的應(yīng)用于飛機(jī)、艦船、坦克等武器平臺(tái)上，并且越來(lái)越多的應(yīng)用到\r\n民用領(lǐng)域。完成1553B總線數(shù)據(jù)傳輸功能的關(guān)鍵部件是總線接口芯片11][41。\r\n在對(duì)M幾STD一1553B數(shù)據(jù)總線協(xié)議進(jìn)行研究后，參考國(guó)外一些芯片的功能結(jié)\r\n構(gòu)，結(jié)合EDA技術(shù)，本論文提出了基于FPGA的1553B總線接口芯片的設(shè)計(jì)方案。\r\n在介紹了總線
標(biāo)簽： MIL-STD 1553B 集中控制 時(shí)分
上傳時(shí)間： 2013-08-26
上傳用戶(hù)：manlian
ACTEL A3P StartKit FPGA開(kāi)發(fā)全套文擋（含測(cè)試源碼）
標(biāo)簽： StartKit ACTEL FPGA A3P
上傳時(shí)間： 2013-08-28
上傳用戶(hù)：litianchu
FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航光盤(pán)內(nèi)附源碼
標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航
上傳用戶(hù)：r5100
基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì) 通信中的DDS技術(shù)應(yīng)用
標(biāo)簽： FPGA DDS MSK 數(shù)字調(diào)制
上傳時(shí)間： 2013-08-29
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
