SPMC65系列單片機編程指南(中文版):SPMC65X系列是由凌陽公司設計開發的8位微控制器。每款芯片都獨具特色，同時凌陽公司還開發了一款仿真芯片ECMC653，專門用于SPMC65X系列的仿真。采用 SPMC65 CPU 核，凌陽公司新開發了功能強大的8位SPMC65系列CPU。該系列CPU 具有可編程的通用I/O端口、不同大小的ROM 和RAM 區、8位/16位定時/計數器、強大的CCP (Capture/Compare/PWM)功能模塊和看門狗復位電路等。并采用先進的微米制造工藝，保證了產品高的電磁兼容性和可靠性。除此之外，部分SPMC65X系列芯片具備高吸入電流和慢速輸出的端口、豐富的外部中斷源、低電壓復位、ADC、PWM、標準通訊接口和多種時鐘選擇。SPMC65X系列芯片適用于通用工控場合、計算機外圍控制和家電等。ECMC653采用8位SPMC65 CPU 核，具有928字節的RAM 和16k字節的ROM。同時還集成了1個時基、1個看門狗定時器、6個16位定時/計數器和9通道的ADC。為了降低整個仿真板的成本，該芯片還配有一個OTP ROM 的串行可編程接口。此外，為了幫助用戶加快程序的調試，并發現程序中隱藏的錯誤，該芯片內部專門有一RAM區域用于記錄程序最近一段時間執行的指令，用戶可以從中了解到程序是否正確執行。
上傳時間： 2013-11-01
上傳用戶：Jesse_嘉偉
基于CAN總線的智能尋位制造系統 智能尋位制造系統的組成網絡化智能尋位制造系統的概念是將智能尋位,工藝規劃# 加工信息生成# 加工設備控制等分布于制造系統中不同物理位置的獨立單元! 借助實時控制網絡集成為一有機整體! 從而實現單元間的高速信息交換! 并通過管理計算機中的動態調度軟件! 協調整個系統的高效運行" 據此思路構成的網絡化智能尋位制造系統的總體結構如圖所示.
上傳時間： 2013-11-13
上傳用戶：wdq1111
這是一本關于Intel 80C51 以及廣大的51 系列單片機的書這本書介紹給讀者一些新的技術使你的8051 工程和開發過程變得簡單請注意這本書的目的可不是教你各種8051 嵌入式系統的解決方法為使問題討論更加清晰在適當的地方給出了程序代碼我們以討論項目的方法來說明每章碰到的問題所有的代碼都可在附帶的光盤上找到你必須熟系C 和8051 匯編因為本書不是一本C 和匯編的指導書你可以買到不少關于ANSI C 的書最佳選擇當然是Intel的數據書可從你的芯片供應商處免費索取和隨編譯工具附送的手冊附送光盤中有我為這本書編寫和收集的程序這些程序已經通過測試這并不意味著你可以隨時把這些程序加到你的應用系統或工程中有些地方必須首先經過修改才能結合到你的程序中這本書將教你充分使用你的工具如果你只有8051 的匯編程序你也可以學習該書和使用這些例子但是你必須把C 語言的程序裝入你的匯編程序中這對懂得C 語言和8051匯編程序指令的人來說并不是一件困難的事如果你有C 編譯器的話那恭喜你使用C 語言進行開發是一個好的決定你會發現使用C 進行開發將使你的工程開發和維護的時間大大減少如果你已經擁有Keil C51 那你已經選擇了一個非常好的開發工具我發現Keil 軟件包能夠提供最好的支持本書支持Keil C 的擴展如果你有其它的開發工具像Archimedes 和Avocet 這本書也能很好地為你服務但你必須根據你所用的開發工具改變一些Keil 的特殊指令在書的一些地方有硬件圖實例程序在這些硬件上運行這些圖繪制地不是很詳細主要是方框圖但足以使讀者明白軟件和硬件之間的接口讀者應該把這本書看成工具書而不是用來學習各種系統設計通過本書你可以了解給定一定的硬件和軟件設計之后8051 的各種性能希望你能從本書中獲取靈感并有助于你的設計使你豁然開朗當然我希望你也能夠從本書中學到有用的知識使之能夠提升你的設計 8051 系列微處理器基于簡化的嵌入式控制系統結構被廣泛應用于從軍事到自動控制再到PC 機上的鍵盤上的各種應用系統上僅次于Motorola 68HC11 在 8 位微控制器市場上的銷量很多制造商都可提供8051 系列單片機像Intel Philips Siemens 等這些制造商給51 系列單片機加入了大量的性能和外部功能像I2C 總線接口模擬量到數字量的轉換看門狗PWM 輸出等不少芯片的工作頻率達到40M 工作電壓下降到1.5V 基于一個內核的這些功能使得8051 單片機很適合作為廠家產品的基本構架它能夠運行各種程序而且開發者只需要學習這一個平臺8051 系列的基本結構如下1 一個8 位算術邏輯單元2 32 個I/O 口4 組8 位端口可單獨尋址3 兩個16 位定時計數器4 全雙工串行通信5 6 個中斷源兩個中斷優先級6 128 字節內置RAM7 獨立的64K 字節可尋址數據和代碼區每個8051 處理周期包括12 個振蕩周期每12 個振蕩周期用來完成一項操作如取指令和計算指令執行時間可把時鐘頻率除以12 取倒數然后指令執行所須的周期數因此如果你的系統時鐘是11.059MHz 除以12 后就得到了每秒執行的指令個數為921583條指令取倒數將得到每條指令所須的時間1.085ms
上傳時間： 2013-11-09
上傳用戶：chenlong
微處理器及微型計算機的發展概況 第一代微處理器是以Intel公司1971年推出的4004，4040為代表的四位微處理機。 第二代微處理機（1973年~1977年），典型代表有：Intel 公司的8080、8085；Motorola公司的M6800以及Zlog公司的Z80。 第三代微處理機 第三代微機是以16位機為代表，基本上是在第二代微機的基礎上發展起來的。其中Intel公司的8088。8086是在8085的基礎發展起來的；M68000是Motorola公司在M6800 的基礎發展起來的； 第四代微處理機 以Intel公司1984年10月推出的80386CPU和1989年4月推出的80486CPU為代表， 第五代微處理機的發展更加迅猛，1993年3月被命名為PENTIUM的微處理機面世，98年PENTIUM 2又被推向市場。 INTEL CPU 發展歷史Intel第一塊CPU 4004,4位主理器,主頻108kHz,運算速度0.06MIPs(Million Instructions Per Second, 每秒百萬條指令),集成晶體管2,300個,10微米制造工藝,最大尋址內存640 bytes,生產曰期1971年11月. 8085,8位主理器,主頻5M,運算速度0.37MIPs,集成晶體管6,500個,3微米制造工藝,最大尋址內存64KB,生產曰期1976年 8086,16位主理器,主頻4.77/8/10MHZ,運算速度0.75MIPs,集成晶體管29,000個,3微米制造工藝,最大尋址內存1MB,生產曰期1978年6月. 80486DX,DX2,DX4,32位主理器,主頻25/33/50/66/75/100MHZ,總線頻率33/50/66MHZ,運算速度20~60MIPs,集成晶體管1.2M個,1微米制造工藝,168針PGA,最大尋址內存4GB,緩存8/16/32/64KB,生產曰期1989年4月 Celeron一代, 主頻266/300MHZ(266/300MHz w/o L2 cache, Covington芯心 (Klamath based),300A/333/366/400/433/466/500/533MHz w/128kB L2 cache, Mendocino核心 (Deschutes-based), 總線頻率66MHz,0.25微米制造工藝,生產曰期1998年4月) Pentium 4 (478針),至今分為三種核心:Willamette核心(主頻1.5G起,FSB400MHZ,0.18微米制造工藝),Northwood核心(主頻1.6G~3.0G,FSB533MHZ,0.13微米制造工藝, 二級緩存512K),Prescott核心(主頻2.8G起,FSB800MHZ,0.09微米制造工藝,1M二級緩存,13條全新指令集SSE3),生產曰期2001年7月. 更大的緩存、更高的頻率、 超級流水線、分支預測、亂序執行超線程技術 微型計算機組成結構單片機簡介單片機即單片機微型計算機，是將計算機主機(CPU、 內存和I/O接口)集成在一小塊硅片上的微型機。 三、計算機編程語言的發展概況 機器語言 機器語言就是0，1碼語言，是計算機唯一能理解并直接執行的語言。匯編語言 用一些助記符號代替用0，1碼描述的某種機器的指令系統，匯編語言就是在此基礎上完善起來的。高級語言 BASIC，PASCAL，C語言等等。用高級語言編寫的程序稱源程序，它們必須通過編譯或解釋，連接等步驟才能被計算機處理。 面向對象語言 C++，Java等編程語言是面向對象的語言。 1.3 微型計算機中信息的表示及運算基礎（一） 十進制ND有十個數碼：0～9，逢十進一。 例 1234.5=1×103 +2×102 +3×101 +4×100 +5×10-1加權展開式以10稱為基數，各位系數為0～9，10i為權。 一般表達式：ND= dn-1×10n-1+dn-2×10n-2 +…+d0×100 +d-1×10-1+… （二） 二進制NB兩個數碼：0、1, 逢二進一。 例 1101.101=1×23+1×22+0×21+1×20+1×2-1+1×2-3 加權展開式以2為基數，各位系數為0、1， 2i為權。 一般表達式： NB = bn-1×2n-1 + bn-2×2n-2 +…+b0×20 +b-1×2-1+… （三）十六進制NH十六個數碼0～9、A～F，逢十六進一。 例：DFC.8=13×162 +15×161 +12×160 +8×16-1 展開式以十六為基數，各位系數為0～9，A～F，16i為權。 一般表達式： NH= hn-1×16n-1+ hn-2×16n-2+…+ h0×160+ h-1×16-1+… 二、不同進位計數制之間的轉換 （二）二進制與十六進制數之間的轉換 24=16 ，四位二進制數對應一位十六進制數。舉例：（三）十進制數轉換成二、十六進制數整數、小數分別轉換 1.整數轉換法“除基取余”：十進制整數不斷除以轉換進制基數，直至商為0。每除一次取一個余數，從低位排向高位。舉例： 2. 小數轉換法“乘基取整”：用轉換進制的基數乘以小數部分，直至小數為0或達到轉換精度要求的位數。每乘一次取一次整數，從最高位排到最低位。舉例： 三、帶符號數的表示方法 機器數：機器中數的表示形式。真值： 機器數所代表的實際數值。舉例:一個8位機器數與它的真值對應關系如下： 真值： X1=+84=+1010100B X2=-84= -1010100B 機器數：[X1]機= 01010100 [X2]機= 11010100(二)原碼、反碼、補碼最高位為符號位，0表示 “+”，1表示“－”。 數值位與真值數值位相同。 例 8位原碼機器數： 真值： x1 = +1010100B x2 =－ 1010100B 機器數： [x1]原 = 01010100 [x2]原 = 11010100原碼表示簡單直觀,但0的表示不唯一，加減運算復雜。 正數的反碼與原碼表示相同。 負數反碼符號位為 1，數值位為原碼數值各位取反。 例 8位反碼機器數： x= +4： [x]原= 00000100 [x]反= 00000100 x= -4： [x]原= 10000100 [x]反= 111110113、補碼（Two’s Complement）正數的補碼表示與原碼相同。 負數補碼等于2n－abs（x）8位機器數表示的真值四、 二進制編碼例：求十進制數876的BCD碼 876= 1000 0111 0110 BCD 876= 36CH = 1101101100B 2、字符編碼 美國標準信息交換碼ASCII碼，用于計算 機與計算機、計算機與外設之間傳遞信息。 3、漢字編碼 “國家標準信息交換用漢字編碼”（GB2312-80標準），簡稱國標碼。 用兩個七位二進制數編碼表示一個漢字 例如“巧”字的代碼是39H、41H漢字內碼例如“巧”字的代碼是0B9H、0C1H1·4 運算基礎 一、二進制數的運算加法規則：“逢2進1” 減法規則：“借1當2” 乘法規則：“逢0出0，全1出1”二、二—十進制數的加、減運算 BCD數的運算規則 循十進制數的運算規則“逢10進1”。但計算機在進行這種運算時會出現潛在的錯誤。為了解決BCD數的運算問題，采取調整運算結果的措施：即“加六修正”和“減六修正”例：10001000(BCD)+01101001(BCD) =000101010111(BCD) 1 0 0 0 1 0 0 0 ＋ 0 1 1 0 1 0 0 1 1 1 1 1 0 0 0 1 ＋ 0 1 1 0 0 1 1 0 ……調整 1 0 1 0 1 0 1 1 1 進位 例： 10001000(BCD)－ 01101001(BCD)= 00011001(BCD) 1 0 0 0 1 0 0 0 － 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 － 0 1 1 0 ……調整 0 0 0 1 1 0 0 1 三、 帶符號二進制數的運算 1.5 幾個重要的數字邏輯電路編碼器譯碼器計數器微機自動工作的條件程序指令順序存放自動跟蹤指令執行1.6 微機基本結構微機結構各部分組成連接方式1、以CPU為中心的雙總線結構；2、以內存為中心的雙總線結構；3、單總線結構CPU結構管腳特點 1、多功能；2、分時復用內部結構 1、控制; 2、運算; 3、寄存器; 4、地址程序計數器堆棧定義 1、定義；2、管理；3、堆棧形式
上傳時間： 2013-10-17
上傳用戶：erkuizhang
介紹了多入多出-正交頻分復用（MIMO-OFDM）系統，并分析了其發射機的實現原理。充分利用Altera公司Stratix系列現場可編程門陣列（FPGA）芯片和IP（知識產權）核，提出了一種切實可行的MIMO-OFDM基帶系統發射機的FPGA實現方法。重點論述了適合于FPGA實現的對角空時分層編碼（D-BLAST）的方法和實現原理以及各個主要模塊的工作原理。并給出了其在ModelSim環境下的仿真結果。結果表明，本設計具有設計簡單、快速、高效和實時性好等特點。
上傳時間： 2013-10-13
上傳用戶：Aeray
《基于Xilinx FPGA的OFDM通信系統基帶設計》附帶的代碼
上傳時間： 2014-01-10
上傳用戶：15501536189
隨著SoC設計復雜度的提高，驗證已成為集成電路設計過程中的瓶頸，而FPGA技術的快速發展以及良好的可編程特性使基于FPGA的原型驗證越來越多地被用于SoC系統的設計過程。本文討論了GPS基帶的驗證方案以及基于FPGA的設計實現，并對驗證過程中的問題進行了分析，并提出相應的解決辦法。
上傳時間： 2013-10-22
上傳用戶：sxdtlqqjl
為使設計人員在大型客機設計階段便可對其制造成本有較為準確的把握，針對大型客機制造成本，采用RBF神經網絡理論建立了一種分析模型，并給出建模流程。利用Matlab神經網絡工具箱進行模擬仿真，對所建立大型客機制造成本分析的神經網絡模型進行了驗證，最后進行誤差分析。仿真結果表明，所建RBF神經網絡對大型客機成本的估算是有效的，且該方法精度較高，實用性較強。
上傳時間： 2013-11-19
上傳用戶：wpwpwlxwlx
J-Link V8個人使用經驗寫成的用戶手冊
上傳時間： 2013-10-07
上傳用戶：hulee
畢業設計(論文)OFDM通信系統基帶數據
上傳時間： 2013-10-21
上傳用戶：bensonlly
