隨著網(wǎng)絡(luò)技術(shù)和通信技術(shù)的突飛猛進(jìn)，人們對通信的保密性能，抗干擾能力的要求越來越高，而且對信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實(shí)現(xiàn)都離不開擴(kuò)頻通信技術(shù)的應(yīng)用，而擴(kuò)頻通信芯片作為擴(kuò)頻通信網(wǎng)絡(luò)的核心器件，自然也成了研究的重點(diǎn)。本論文旨在借鑒國內(nèi)外相關(guān)研究成果，并以家庭電力線通信環(huán)境為背景，驗證了一種CDMA碼分多址通信的實(shí)現(xiàn)方案，并通過智能家庭系統(tǒng)展示了其應(yīng)用效果。 本課題以構(gòu)建家庭電力載波通信網(wǎng)絡(luò)為目標(biāo)，首先，以兩塊Cyclone系列FPGA開發(fā)板為基礎(chǔ)，分別作為發(fā)送單元和接收單元，構(gòu)建了系統(tǒng)的硬件開發(fā)平臺；以QuartusⅡ 7.2為開發(fā)環(huán)境，運(yùn)用Verilog硬件描述語言，編寫擴(kuò)頻模塊和解擴(kuò)模塊，并且進(jìn)行了測試、仿真和綜合，驗證了通過專用芯片實(shí)現(xiàn)擴(kuò)頻通信系統(tǒng)的可行性。應(yīng)用方面，采用電力線載波通信芯片，提出了一種由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)。用戶通過WEB方式登陸嵌入式網(wǎng)關(guān)，智能插線板能夠在嵌入式網(wǎng)關(guān)的控制下控制電器的電源、發(fā)送紅外遙控指令，實(shí)現(xiàn)對家電的遠(yuǎn)程遙控。使用兩塊FPGA開發(fā)板，實(shí)現(xiàn)了擴(kuò)頻通信基本收發(fā)是本設(shè)計得主要成果；將擴(kuò)頻通訊技術(shù)、嵌入式Web技術(shù)引入到智能家庭系統(tǒng)的設(shè)計當(dāng)中是本文的一個特點(diǎn)。 仿真和實(shí)驗表明：采用電力線載波通信芯片組建家庭網(wǎng)絡(luò)的方案可行，由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)能靈活、便捷地實(shí)施家電控制，并具有一定的節(jié)能效果。
標(biāo)簽： FPGA 擴(kuò)頻通信 芯片設(shè)計
上傳時間： 2013-06-17
上傳用戶：vaidya1bond007b1
本文對基于脈動陣列結(jié)構(gòu)的RSA公鑰密碼協(xié)處理器進(jìn)行了深入的研究，通過對Montgomery模乘思想的深入分析，確定了免減基2算法作為模乘運(yùn)算實(shí)現(xiàn)算法，同時系統(tǒng)的研究了脈動陣列結(jié)構(gòu)這一專用處理器設(shè)計模型，結(jié)合器件特性設(shè)計出一種適于在FPGA上實(shí)現(xiàn)的模乘運(yùn)算電路結(jié)構(gòu)，通過引入流水線技術(shù)，實(shí)現(xiàn)了兩次模乘運(yùn)算并行處理。在此基礎(chǔ)上，引入可變參數(shù)的設(shè)計理念，完成了可變參數(shù)模冪運(yùn)算電路的設(shè)計與實(shí)現(xiàn)工作，有效的提高了算法硬件實(shí)現(xiàn)的靈活性。
標(biāo)簽： FPGA RSA 加密 芯片設(shè)計
上傳時間： 2013-07-16
上傳用戶：playboys0
數(shù)字存儲示波器（DSO）上世紀(jì)八十年代開始出現(xiàn)，由于當(dāng)時它的帶寬和分辨率較低，實(shí)時性較差，沒有具備模擬示波器的某些特點(diǎn)，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導(dǎo)體存儲器（RAM）的發(fā)展，數(shù)字存儲示波器的采樣速率和實(shí)時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達(dá)1GHz，分辨率為8Bits，實(shí)時帶寬為200MHz數(shù)字存儲示波器的研制。通過對具體功能和技術(shù)指標(biāo)的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細(xì)敘述了整機(jī)系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計，數(shù)據(jù)處理模塊軟件的設(shè)計，以及DSO的GPIB擴(kuò)展接口邏輯模塊的設(shè)計。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上，提出了本系統(tǒng)的設(shè)計思想和實(shí)現(xiàn)方案。在高速A/D選擇上，國家半導(dǎo)體公司2005年推出的雙通道采樣速率達(dá)500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實(shí)現(xiàn)對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對不同時基情況下多通道數(shù)據(jù)的抽取，處理單元完成對數(shù)據(jù)正弦內(nèi)插的計算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機(jī)成本，也減少了電路規(guī)模。 最后，利用ChipscopePro工具對采樣系統(tǒng)進(jìn)行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
標(biāo)簽： FPGA 高速實(shí)時數(shù) 字存儲 示波器
上傳時間： 2013-07-07
上傳用戶：asdkin
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實(shí)現(xiàn)PID軟算法的微處理器因為強(qiáng)干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個問題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計，降低設(shè)計難度，是擴(kuò)展設(shè)計功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵?？刂葡到y(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗證了設(shè)計結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
本文分析了當(dāng)代高精度地震勘探數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，研究了數(shù)據(jù)采集的A/D方法及理論、現(xiàn)場可編程門陣列(Field Programmable GateArray，F(xiàn)PGA)技術(shù)的發(fā)展及原理，串口通信的原理及實(shí)現(xiàn)。在此基礎(chǔ)上，探討了采用FPGA控制24位△∑模數(shù)轉(zhuǎn)換器來實(shí)現(xiàn)高精度地震勘探數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)思路，對探測傳感器或檢波器后端數(shù)據(jù)采集系統(tǒng)的信號A/D轉(zhuǎn)換、FPGA與外部接口設(shè)計、串口數(shù)據(jù)通信做了詳細(xì)的研究，尤其是在用FPGA來完成與外部ADC的接口控制上做了深入的開發(fā)和設(shè)計，整個接口控制模塊采用VHDL語言編寫，并同時將ROM、FIFO等數(shù)字邏輯模塊一起集成到一片F(xiàn)PGA芯片當(dāng)中，并在Quartus Ⅱ6.0的開發(fā)平臺上通過了軟件仿真，時序仿真結(jié)果達(dá)到了系統(tǒng)要求。
標(biāo)簽： 高精度 地震勘探 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-05-21
上傳用戶：yuele0123
本文分析了 T EXAS 儀器公司新推出的串行10 位數(shù)/ 模轉(zhuǎn)換器(DAC) TL C5615 的功能、特點(diǎn)、工作原理及其與A T89C52 單片機(jī)的硬件接口和軟件編程, 提供了一個新穎實(shí)用的數(shù)/
標(biāo)簽： 5615 TLC 串行 中的應(yīng)用
上傳時間： 2013-05-20
上傳用戶：redmoons
我公司開發(fā)小家電常用的芯片列表，用在腳浴盆控制板，LED控制板，咖啡機(jī)，果汁機(jī)，電話機(jī)，對講機(jī)，安防設(shè)備，工礦燈等
上傳時間： 2013-07-03
上傳用戶：hjshhyy
共模干擾和差模干擾及其抑制技術(shù)，是擴(kuò)干擾技術(shù)的基礎(chǔ)。
標(biāo)簽： 共模干擾 差模 干擾 抑制技術(shù)
上傳時間： 2013-04-24
上傳用戶：003030
數(shù)字信號處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領(lǐng)域，經(jīng)常需要對多路信號進(jìn)行采集和實(shí)時處理，為解決這一問題，本文設(shè)計了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號處理系統(tǒng)的組成和數(shù)字信號處理的優(yōu)點(diǎn)，然后通過FFT算法的比較選擇和硬件實(shí)現(xiàn)方案的比較選擇，進(jìn)行總體方案的設(shè)計。在硬件方面，特別討論了信號調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計方案和硬件電路實(shí)現(xiàn)方法。信號處理單元的設(shè)計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設(shè)計了時鐘產(chǎn)生模塊、數(shù)據(jù)滑動模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號控制模塊，完成信號處理單元的設(shè)計，并采用ModelSim仿真工具進(jìn)行相關(guān)的時序仿真。最后利用MATLAB對設(shè)計進(jìn)行驗證，達(dá)到技術(shù)指標(biāo)要求。
標(biāo)簽： 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時間： 2013-07-07
上傳用戶：小火車?yán)怖怖?/p>
在3G移動通信網(wǎng)絡(luò)建設(shè)中，如何實(shí)現(xiàn)密集城區(qū)的無線網(wǎng)絡(luò)覆蓋是目前基站的發(fā)展方向。目前網(wǎng)絡(luò)覆蓋理念的核心思想就把傳統(tǒng)宏基站的基帶處理和射頻部分分離，分成基帶處理單元和射頻拉遠(yuǎn)單元兩個設(shè)備，這樣既節(jié)省空間、降低設(shè)置成本，又提高了組網(wǎng)效率。本文研究的數(shù)字收發(fā)機(jī)用于WCDMA基站系統(tǒng)的射頻拉遠(yuǎn)單元中，實(shí)現(xiàn)移動通信網(wǎng)中射頻信號的傳輸工作。 數(shù)字收發(fā)機(jī)主要由射頻處理部分、模數(shù)/數(shù)模轉(zhuǎn)換部分、數(shù)字上下變頻處理部分、接口轉(zhuǎn)換以及數(shù)字光模塊組成。本文研究的重點(diǎn)是數(shù)字上下變頻處理部分。設(shè)計采用軟件無線電的架構(gòu)和FPGA技術(shù)，所設(shè)計的數(shù)字上下變頻部分可以在不修改硬件電路的基礎(chǔ)上只需修改軟件部分的參數(shù)則可實(shí)現(xiàn)多種頻率的變頻處理，極大地降低了開發(fā)成本，且縮短了開發(fā)周期。 根據(jù)系統(tǒng)設(shè)計的設(shè)計要求，以及現(xiàn)有芯片使用情況比較，本文選用Altera公司的：FPGA芯片，應(yīng)用公司提供的Dspbuilder作為系統(tǒng)級的開發(fā)工具，應(yīng)用Quartus Ⅱ作為綜合、布局布線工具實(shí)現(xiàn)數(shù)字上下變頻處理部分設(shè)計。 本文的主要研究工作包括以下幾個部分： (1)對數(shù)字收發(fā)機(jī)的整體結(jié)構(gòu)進(jìn)行分析研究，確定數(shù)字收發(fā)機(jī)的實(shí)現(xiàn)結(jié)構(gòu)和各個部分的功能； (2)通過對數(shù)字上下變頻的相關(guān)理論的研究，分析出數(shù)字上下變頻的結(jié)構(gòu)、實(shí)現(xiàn)方法及性能； (3)通過對數(shù)控振蕩器、CIC濾波器、FIR濾波器進(jìn)行理論研究、內(nèi)部實(shí)現(xiàn)結(jié)構(gòu)以及性能分析，得出具體的參數(shù)和仿真實(shí)現(xiàn)結(jié)構(gòu)； (4)使用FPGA中的IP核技術(shù)來實(shí)現(xiàn)數(shù)字上下變頻，利用Matlab中Dspbuilder提供的IP核分別進(jìn)行NCO、CIC、FIR的仿真工作；并得出數(shù)字上下變頻的總體仿真實(shí)現(xiàn)結(jié)果； (5)對高速收發(fā)通道進(jìn)行了研究和設(shè)計，根據(jù)系統(tǒng)的要求給出了數(shù)據(jù)幀結(jié)構(gòu)，并采用Altera的第三代FPGA產(chǎn)品Stratix Ⅱ GX系列芯片實(shí)現(xiàn)了數(shù)字收發(fā)機(jī)的信號的串并/并串的接口轉(zhuǎn)換。為后續(xù)繼續(xù)研究工作奠定基礎(chǔ)。
標(biāo)簽： FPGA 數(shù)字 收發(fā)機(jī) 信號處理
上傳時間： 2013-06-21
上傳用戶：zhuo0008
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
