漢字ASCII碼-Unicode碼轉(zhuǎn)化器(轉(zhuǎn)換工具)
標(biāo)簽: Unicode ASCII 漢字 轉(zhuǎn)化器
上傳時間: 2013-07-16
上傳用戶:hustfanenze
偏振模色散(PMD)是限制光通信系統(tǒng)向高速率和大容量擴展的主要障礙,尤其是160Gb/s光傳輸系統(tǒng)中,由PMD引起的脈沖畸變現(xiàn)象更加嚴(yán)重。為了克服PMD帶來的危害,國內(nèi)外已經(jīng)開始了對PMD補償?shù)难芯俊5悄壳暗难a償系統(tǒng)復(fù)雜、成本高且補償效果不理想,因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法,可以實現(xiàn)低成本的PMD補償。 在實驗中將擾偏器連入光時分復(fù)用系統(tǒng),通過觀察其工作前后的脈沖波形,發(fā)現(xiàn)擾偏器的應(yīng)用改善了系統(tǒng)的性能。隨著系統(tǒng)速率的提高,對擾偏器速率的要求也隨之提高,目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統(tǒng)要求。通過對偏振擾偏器原理的分析,決定采用高速控制電路驅(qū)動偏振控制器的方法來實現(xiàn)高速擾偏器的設(shè)計。擾偏器采用鈮酸鋰偏振控制器,其響應(yīng)時間小于100ns,是目前偏振控制器能夠達到的最高速率,但是將其用于160Gb/s高速光通信系統(tǒng)擾偏時,這個速率仍然偏低,因此,提出采用多段鈮酸鋰晶體并行擾偏的方法,彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較,選擇DSP+FPGA作為控制端,DSP芯片用于產(chǎn)生隨機數(shù)據(jù),F(xiàn)PGA芯片具有豐富的I/O引腳,工作頻率高,可以實現(xiàn)大量數(shù)據(jù)的快速并行輸出。這樣的方案可以充分發(fā)揮DSP和FPGA各自的優(yōu)勢。另外對數(shù)模轉(zhuǎn)換芯片也要求響應(yīng)速度快,本論文以FPGA為核心,完成了FPGA與其它芯片的接口電路設(shè)計。在QuartusⅡ集成環(huán)境中進行FPGA的開發(fā),使用VHDL語言和原理圖輸入法進行電路設(shè)計。 本文設(shè)計的偏振擾偏器在高速控制電路的驅(qū)動下,可以實現(xiàn)大量的數(shù)據(jù)處理,采用多段鈮酸鋰晶體并行工作的方法,可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率,適合應(yīng)用于160Gb/s光通信系統(tǒng)中進行PMD補償。
上傳時間: 2013-04-24
上傳用戶:suxuan110425
逆變器在自動控制系統(tǒng)、電機交流調(diào)速、電力變換以及電力系統(tǒng)控制中都起著重要的作用;各系統(tǒng)對逆變器的性能需求也越來越高。PWM控制多重逆變器正是基于這些需求,實現(xiàn)可變頻、調(diào)壓、調(diào)相、低諧波、高穩(wěn)定性的解決方案。 PWM控制逆變器通過對每個脈沖寬度進行控制,以達到控制輸出電壓和改善輸出波形的目的;多重逆變器則是把幾個矩形波逆變器的輸出組合起來起來形成階梯波,從而消除諧波;PWM控制多重逆變器綜合上述兩種技術(shù)的特點,非常適合于應(yīng)用在對諧波、電壓輸出及穩(wěn)定性要求比較高的場合。電力半導(dǎo)體技術(shù)和集成電路技術(shù)的快速發(fā)展,使得多重逆變器的控制、實現(xiàn)成為可能。 本文首先分析風(fēng)力發(fā)電系統(tǒng)對逆變器的要求,從多重逆變器理論和PWM逆變器理論出發(fā),提出同步式PWM控制電壓型串聯(lián)多重逆變器系統(tǒng)解決方案。本方案也可以應(yīng)用在逆變電源、交流電機調(diào)速及電力變換領(lǐng)域中。 文中建立了一個多重逆變器的PWM控制算法模型。該算法可完成頻率、相位、幅值可調(diào)的多重逆變器的PWM控制,且能完成逆變器故障運行下的保護與告警。并在MATLAB/SIMULINK環(huán)境下對算法模型進行仿真與分析。 在比較了現(xiàn)有PWM發(fā)生解決方案的基礎(chǔ)上,本文提出了一個基于FPGA(可編程邏輯陣列)的多重逆變器PWM控制系統(tǒng)實現(xiàn)方案。并給出一個主要由FPGA、ADC/DAC、驅(qū)動與保護電路、逆變器主回路及其他外圍電路構(gòu)成的多重逆變器系統(tǒng)解決方案。實驗結(jié)果表明,此方案系統(tǒng)結(jié)構(gòu)簡單、可行,很好完成上述多重逆變器的PWM控制算法。
上傳時間: 2013-06-28
上傳用戶:wmwai1314
較詳細的增量式和絕對式編碼器資料。開發(fā)前期很有用。
標(biāo)簽: 編碼器
上傳時間: 2013-06-13
上傳用戶:dang2959809956
不錯的畢業(yè)論文 很詳細的介紹了光伏逆變器設(shè)計方法
標(biāo)簽: 3KW 光伏并網(wǎng) 逆變器 軟件
上傳時間: 2013-04-24
上傳用戶:nanshan
ISO和ITU-T制定的一系列視頻編碼國際標(biāo)準(zhǔn)的推出,開創(chuàng)了視頻通信和存儲應(yīng)用的新紀(jì)元。從H.261視頻編碼建議,到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標(biāo),即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的壓縮算法的基礎(chǔ)上,綜合出各種標(biāo)準(zhǔn)中實現(xiàn)途徑的共性和優(yōu)勢,將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統(tǒng)配置靈活、資源豐富的特點,建立一個可重構(gòu)的內(nèi)核處理模塊。進一步的完善算法(運算速度、精度)和外圍系統(tǒng)后,就可作為專用視頻壓縮編碼器進行門級電路設(shè)計的原型,構(gòu)建一個片上可編程的獨立系統(tǒng)。 編碼器設(shè)計有良好的應(yīng)用前景,通過使用離散余弦變換和熵編碼,對運動圖像從空間上進行壓縮編碼,使得編碼后的數(shù)據(jù)流適合于傳輸、通信、存儲和編輯等方面的要求。同時,系統(tǒng)的設(shè)計將解碼的工作量大幅度降低,功能模塊在作適當(dāng)?shù)母膭雍罂蔀榻獯a器的參考設(shè)計使用。 研究所涉及的各功能模塊都進行了系統(tǒng)性的仿真和綜合,滿足工程樣機的前期研發(fā)需要。
上傳時間: 2013-04-24
上傳用戶:xiangwuy
隨著無線通信的應(yīng)用日益廣泛,無線通信系統(tǒng)的種類也越來越繁雜,但是由于不同通信系統(tǒng)的工作頻段、調(diào)制方式、通信協(xié)議等原理結(jié)構(gòu)上存在差異而極大限制了不同系統(tǒng)之間的互通。軟件無線電擺脫了硬件體系結(jié)構(gòu)的束縛,成為解決不同通信體制之間互操作問題和開展多種通信業(yè)務(wù)的最佳途徑,具有巨大的商業(yè)和軍事價值,被喻為無線電通信領(lǐng)域一次新的技術(shù)革命。 本文首先回顧了軟件無線電的提出和發(fā)展現(xiàn)狀,然后論述了軟件無線電的基本理論和數(shù)學(xué)模型。在此理論和模型的基礎(chǔ)上,設(shè)計了軟件無線電接收機的硬件平臺。該平臺包括射頻部分、中頻處理部分和基帶處理部分。射頻部分由天線和無線接收機組成;中頻部分先將接收機輸出的模擬信號數(shù)字化,然后再通過FPGA實現(xiàn)下變頻;基帶部分主要由DSP和嵌入式系統(tǒng)組成,完成解調(diào)、同步等處理并可以進行一些其他的應(yīng)用。其中的嵌入式系統(tǒng)的主處理器是基于ARM7-TDMI內(nèi)核的LPC2200芯片,為了實現(xiàn)開發(fā)的方便在此芯片上移植了uC/OS-Ⅱ嵌入式時實內(nèi)核。 軟件無線電接收機是一個很龐大的體系,其中的數(shù)字下變頻器DDC是一個非常關(guān)鍵的組成部分,在這部分中可方便的對接收頻段、濾波器特性等進行編程控制,極大的提高了通信設(shè)備的性能和靈活性,因此本文的重點在于數(shù)字下變頻器的設(shè)計與實現(xiàn)。實現(xiàn)下變頻的方法有很多種,由于FPGA在速度和靈活性上的優(yōu)勢,其應(yīng)用也越來越廣泛,因此主要采用了居于領(lǐng)導(dǎo)地位的XILINX公司的SPATAN-Ⅱ芯片來實現(xiàn)數(shù)字下變頻的功能。
上傳時間: 2013-04-24
上傳用戶:mfhe2005
在信道編碼的發(fā)展進程中,編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限,且譯碼復(fù)雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼,這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率,它的出現(xiàn)在編碼界引起了廣泛的關(guān)注,并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點,由于交織器的存在,致使譯碼復(fù)雜度高,譯碼時延長且因為低碼重碼字,存在錯誤平臺現(xiàn)象。在Turbo碼的基礎(chǔ)上,1994年,Pyndiah等提出了Turbo乘積碼,Turbo乘積碼繼承了Turbo碼的優(yōu)點,又因為Turbo乘積碼的構(gòu)造采用了線性分組碼,所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應(yīng)用到各種通信場合,大有取代傳統(tǒng)的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理,闡述了涉及到的基礎(chǔ)知識;又據(jù)Turbo乘積碼目前的應(yīng)用狀況,回顧了Turbo碼的發(fā)展歷史;其次,根據(jù)Turbo乘積碼的構(gòu)造原理,探討了構(gòu)造的方法,交織類型,子碼的選擇及子碼的性能;再次,研究了Turbo乘積碼的概率譯碼,基于外信息的迭代算法,研究了Chase的譯碼算法;最后通過軟件仿真實現(xiàn)了該迭代譯碼算法,得到的結(jié)果達到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實現(xiàn)系統(tǒng)的設(shè)計方案。據(jù)實際工作中碰到的非標(biāo)準(zhǔn)信號,給出了整體模塊設(shè)計圖,及相應(yīng)模塊的功能和模塊問連接的各種參數(shù)。并實現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問題,提出了下一步工作建議和研究方向。
上傳時間: 2013-07-02
上傳用戶:ndyyliu
本文提出了一種高速Viterbi譯碼器的FPGA實現(xiàn)方案。這種Viterbi譯碼器的設(shè)計方案既可以制成高性能的單片差錯控制器,也可以集成到大規(guī)模ASIC通信芯片中,作為全數(shù)字接收的一部分。 本文所設(shè)計的Viterbi譯碼器采用了基四算法,與基二算法相比,其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在,本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計方法,這種方法雖然增加了硬件的使用面積,卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計方法,與寄存器交換法相比,回溯算法更適用于FPGA開發(fā)設(shè)計。為了提高譯碼性能,減小譯碼差錯,本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現(xiàn)了基于FPGA的誤碼測試儀,在FPGA內(nèi)部完成誤碼驗證和誤碼計數(shù)的工作。 與基于軟件實現(xiàn)譯碼過程的DSP芯片不同,F(xiàn)PGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現(xiàn),這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現(xiàn),本文采用了硬件描述語言VHDL來完成設(shè)計。通過對譯碼器的綜合仿真和FPGA實現(xiàn)驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間: 2013-04-24
上傳用戶:181992417
一個很好用的adf4350寄存器配置軟件,省卻了您繁瑣的計算寄存器值的時間
上傳時間: 2013-06-30
上傳用戶:海陸空653
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1