亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

標示

  • pcb layout規則

    LAYOUT REPORT .............. 1   目錄.................. 1     1. PCB LAYOUT 術語解釋(TERMS)......... 2     2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2     3. 基準點 (光學點) -for SMD:........... 4     4. 標記 (LABEL ING)......... 5     5. VIA HOLE PAD................. 5     6. PCB Layer 排列方式...... 5     7.零件佈置注意事項 (PLACEMENT NOTES)............... 5     8. PCB LAYOUT 設計............ 6     9. Transmission Line ( 傳輸線 )..... 8     10.General Guidelines – 跨Plane.. 8     11. General Guidelines – 繞線....... 9     12. General Guidelines – Damping Resistor. 10     13. General Guidelines - RJ45 to Transformer................. 10     14. Clock Routing Guideline........... 12     15. OSC & CRYSTAL Guideline........... 12     16. CPU

    標簽: layout pcb

    上傳時間: 2013-10-29

    上傳用戶:1234xhb

  • HyperLynx仿真軟件在主板設計中的應用

    信號完整性問題是高速PCB 設計者必需面對的問題。阻抗匹配、合理端接、正確拓撲結構解決信號完整性問題的關鍵。傳輸線上信號的傳輸速度是有限的,信號線的布線長度產生的信號傳輸延時會對信號的時序關系產生影響,所以PCB 上的高速信號的長度以及延時要仔細計算和分析。運用信號完整性分析工具進行布線前后的仿真對于保證信號完整性和縮短設計周期是非常必要的。在PCB 板子已焊接加工完畢后才發現信號質量問題和時序問題,是經費和產品研制時間的浪費。1.1 板上高速信號分析我們設計的是基于PowerPC 的主板,主要由處理器MPC755、北橋MPC107、北橋PowerSpanII、VME 橋CA91C142B 等一些電路組成,上面的高速信號如圖2-1 所示。板上高速信號主要包括:時鐘信號、60X 總線信號、L2 Cache 接口信號、Memory 接口信號、PCI 總線0 信號、PCI 總線1 信號、VME 總線信號。這些信號的布線需要特別注意。由于高速信號較多,布線前后對信號進行了仿真分析,仿真工具采用Mentor 公司的Hyperlynx7.1 仿真軟件,它可以進行布線前仿真和布線后仿真。

    標簽: HyperLynx 仿真軟件 主板設計 中的應用

    上傳時間: 2013-11-17

    上傳用戶:sqq

  • Hyperlynx仿真應用:阻抗匹配

    Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例,簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計),其中DRAM作為DSP的擴展Memory(64位寬度,低8bit還經過3245接到FLASH和其它芯片),DRAM時鐘頻率133M。因為頻率較高,設計過程中我們需要考慮DRAM的數據、地址和控制線是否需加串阻。下面,我們以數據線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面,我們開始導入主芯片DSP的數據線D0腳模型。左鍵點芯片管腳處的標志,出現未知管腳,然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣,一樣管腳的配置就完成了。同樣將DRAM的數據線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出,3245高阻,DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線,增添傳輸線,然后右鍵編輯屬性。因為我們使用四層板,在表層走線,所以要選用“Microstrip”,然后點“Value”進行屬性編輯。這里,我們要編輯一些PCB的屬性,布線長度、寬度和層間距等,屬性編輯界面如下:再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch,對線長為1.7inch)。現在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了,按照下圖紅線所示路徑為各測試點增加探頭:為發現更多的信息,我們使用眼圖觀察。因為時鐘是133M,數據單沿采樣,數據翻轉最高頻率為66.7M,對應位寬為7.58ns。所以設置參數如下:之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號,所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V,輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出,芯片可以承受最高5.6V,最低-2.0V信號(不長于3ns):按下邊紅線路徑配置眼圖模板:低8位數據線沒有串阻可以滿足設計要求,而其他的56位都是一對一,經過仿真沒有串阻也能通過。于是數據線不加串阻可以滿足設計要求,但有一點需注意,就是寫數據時因為存在回沖,DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小,抗干擾能力差一些,如果調試過程中發現寫RAM會出錯,還需要改版加串阻。

    標簽: Hyperlynx 仿真 阻抗匹配

    上傳時間: 2013-12-17

    上傳用戶:debuchangshi

  • IC封裝製程簡介(IC封裝制程簡介)

    半導體的產品很多,應用的場合非常廣泛,圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別,圖一中不同類別的英文縮寫名稱原文為   PDID:Plastic Dual Inline Package SOP:Small Outline Package SOJ:Small Outline J-Lead Package PLCC:Plastic Leaded Chip Carrier QFP:Quad Flat Package PGA:Pin Grid Array BGA:Ball Grid Array         雖然半導體元件的外型種類很多,在電路板上常用的組裝方式有二種,一種是插入電路板的銲孔或腳座,如PDIP、PGA,另一種是貼附在電路板表面的銲墊上,如SOP、SOJ、PLCC、QFP、BGA。    從半導體元件的外觀,只看到從包覆的膠體或陶瓷中伸出的接腳,而半導體元件真正的的核心,是包覆在膠體或陶瓷內一片非常小的晶片,透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件,從上方的玻璃窗可看到內部的晶片,圖三是以顯微鏡將內部的晶片放大,可以看到晶片以多條銲線連接四周的接腳,這些接腳向外延伸並穿出膠體,成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂,那是使用不當引發過電流而燒毀,致使晶片失去功能,這也是一般晶片遭到損毀而失效的原因之一。   圖四是常見的LED,也就是發光二極體,其內部也是一顆晶片,圖五是以顯微鏡正視LED的頂端,可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線,若以LED二支接腳的極性來做分別,晶片是貼附在負極的腳上,經由銲線連接正極的腳。當LED通過正向電流時,晶片會發光而使LED發亮,如圖六所示。     半導體元件的製作分成兩段的製造程序,前一段是先製造元件的核心─晶片,稱為晶圓製造;後一段是將晶中片加以封裝成最後產品,稱為IC封裝製程,又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟,在本章節中將簡介這兩段的製造程序。

    標簽: 封裝 IC封裝 制程

    上傳時間: 2013-11-04

    上傳用戶:372825274

  • 示波表功能簡述及性能比較(吳軍波)

    如何搭建ftp

    標簽: 示波表 性能比較

    上傳時間: 2013-11-15

    上傳用戶:zzbbqq99n

  • 燃燒性能測試介紹

    UL標準的燃燒試驗

    標簽: 性能測試

    上傳時間: 2013-12-02

    上傳用戶:mengmeng444425

  • 不可不知的測試工程師七大經典經驗(總結)

      眾所周知,測試工程師在現場作業的時候總會遇到各種各樣的問題,那么出現問題該如何解決或者說該如何減少一些原本可以避免的錯誤從而提升測量質量呢?本文根據測試工程師們的經驗總結出七個寶貴經驗,供大家參考。總的來說,這7個經驗分為兩大類:盡量擴大測量范圍和在探測中優化信號完整性。具體細分如下所示:

    標簽: 測試工程師 經驗

    上傳時間: 2013-10-26

    上傳用戶:laomv123

  • 用于烤煙育苗基地的網絡型多參數監測系統研制

    采用MSP430 為本系統的核心,本系統的總體構成和功能是手持式儀表做為上位機,以若干個(32 個以內)溫室內的MSP430F149 單片機為下位機,其間采用無線數據通信. 如圖1 所示,各溫室內的MSP430F149 單片機負責采集本溫室溫度、濕度、光照度和二氧化碳濃度等環境參數,并通過無線數據模塊傳送給上位機機,上位機機通過我們開發的軟件,把傳來的環境參數對各溫室事先設定的最佳環境參數進行比較、分析和運算,向各溫室的MSP430F149 單片機發出相應控制指令。

    標簽: 基地 網絡 多參數 監測系統

    上傳時間: 2013-12-11

    上傳用戶:199311

  • 嗅球成鞘細胞在坐骨神經損傷后功能恢復中的作用

    【摘 要】目的探討嗅球成鞘細胞(OECs)在坐骨神經損傷后促進神經功能恢復中的作用。方法SD大鼠30只隨機分成對照生理鹽水(SAL)組和實驗(OECs)組,采用硅膠管套接大鼠切斷的坐骨神經,硅膠管內對照組給予SAL,實驗組給予培養成活的新生大鼠OECs懸液,分別于術后30或90天,應用電生理檢測、HRP逆行示蹤法及軸突圖像分析檢測損傷的神經在電傳導軸漿運輸、髓鞘再生等方面的恢復情況。 結果 術后30和90天,OECs組與SAL組比較:①OECs組損傷側下肢復合肌肉動作電位(CMAP)的潛伏期(LAT)分別縮短了0160ms和0156ms;神經傳導速度分別加快了6.42mös和5.36mös;波幅分別增加了3.92mv和5.84mv;②OECs組損傷側脊髓前角HRP陽性細胞率分別增加了11.63%和25.01%;③OECs組坐骨神經纖維數目分別增加了1047個ömm2和1422個ömm2;神經髓鞘厚度分別增加了0.43Lm和0.63Lm。 結論 嗅球成鞘細胞對周圍神經損傷后的神經功能恢復有積極的促進作用。【關鍵詞】  周圍神經  損傷  嗅球成鞘細胞  功能恢復

    標簽: 中的作用

    上傳時間: 2013-11-07

    上傳用戶:ifree2016

  • EWB仿真雙蹤示波器

    雙蹤示波器圖標如圖5.3.1所示,面板如圖5.3.2所示。EWB的示波器外觀及操作與實際的雙蹤示波器相似,可同時顯示A、B兩信號的幅度和頻率變化,并可以分析周期信號大小、頻率值以及比較兩個信號的波形。

    標簽: EWB 仿真 示波器

    上傳時間: 2013-11-23

    上傳用戶:zhangfx728

主站蜘蛛池模板: 斗六市| 高尔夫| 上思县| 连南| 临汾市| 德保县| 安图县| 黑龙江省| 峡江县| 顺义区| 宁南县| 宜宾市| 江城| 大关县| 屏东县| 万源市| 黄龙县| 景东| 台东县| 巢湖市| 西乌珠穆沁旗| 大厂| 清水河县| 元阳县| 栖霞市| 襄汾县| 洛浦县| 花莲市| 南平市| 石泉县| 中牟县| 金山区| 四子王旗| 石河子市| 宜川县| 正阳县| 交城县| 六安市| 鲁甸县| 大余县| 霍山县|