PLC 以 其 可靠性高、抗干擾能力強、配套齊全、功能完善、適應性強等特點，廣泛應用于各種控制領域。PLC作為通用工業控制計算機，是面向工礦企業的工控設備，使用梯形圖符號進行編程，與繼電器電路相當接近，被廣大工程技術人員接受。但是在實際應用中，如何編程能夠提高PLC程序運行速度是一個值得我們思考研究的問題。1 PLC工作原理PLC 與 計 算機的工作原理基本相同，即在系統程序的管理下，通過運行應用程序完成用戶任務。但兩者的工作方式有所不同。計算機一般采用等待命令的工作方式，而PLC在確定了工作任務并裝人了專用程序后成為一種專用機，它采用循環掃描工作方式，系統工作任務管理及應用程序執行都是用循環掃描方式完成的。PLC 有 兩 種基本的工作狀態，即運行(RUN)與停止(STOP)狀態。在這兩種狀態下，PLC的掃描過程及所要完成的任務是不盡相同的，如圖1所示。 PLC在RUN工作狀態時，執行一次掃描操作所的時間稱為掃描周期，其典型值通常為1一100nis，不同PLC廠家的產品則略有不同。掃描周期由內部處理時間、輸A/ 輸出處理執行時間、指令執行時間等三部分組成。通常在一個掃描過程中，執行指令的時間占了絕大部分，而執行指令的時間與用戶程序的長短有關。用戶 程 序 是根據控制要求由用戶編制，由許多條PLC指令所組成。不同的指令所對應的程序步不同，以三菱FX2N系列的PLC為例，PLC對每一個程序步操作處理時間為:基本指令占0.741s/步，功能指令占幾百微米/步。完成一個控制任務可以有多種編制程序的方法，因此，選擇合理、巧妙的編程方法既可以大大提高程序運行速度，又可以保證可靠性。 提高PLC程序運行速度的幾種編程方法2.1 用數據傳送給位元件組合的方法來控制輸出在 PL C應 用編程中，最后都會有一段輸出控制程序，一般都是用邏輯取及輸出指令來編寫，如圖2所示。在圖2所示的程序中，邏輯取的程序步為1，輸出的程序步為2，執行上述程序共需3個程序步。通常情況下，PLC要控制的輸出都不會是少量的，比如，有8個輸出，在條件滿足時要同時輸出。此時，執行圖2所示的程序共需17個程序步。若我們通過位元件的組合并采用數據傳送的方法來完成圖2所示的程序，就會大大減少程序步驟。在三 菱 PLC中，只處理ON/OFF狀態的元件(如X,Y,M和S)，稱為位元件。但將位元件組合起來也可以處理數據。位元件組合由Kn加首元件號來表示。位元件每4bit為一組組合成單元。如K YO中的n是組數，當n=1時，K,Yo 對應的是Y3一Yo。當n二2時，KZYo對應的是Y7一Yo。通過位元件組合，就可以用處理數據的方式來處理位元件，圖2程序所示的功能可用圖3所示的傳送數據的方式來完成。
上傳時間： 2013-11-11
上傳用戶：幾何公差
一種基于ST62單片機的稱重顯示控制器A Weighing Display Controller Based on ST62 Single Chip Computer祛 FA(上海時博飛奧控制系統有限公司，上海201100)摘要在介紹了基于ST62單片機的基礎上，詳細描述了稱重顯控制器的硬件設計和軟件設計思路。該控制器結構簡單、操作方便、抗擾能力強等優點;具有較好的推廣應用價值。關鍵詞稱重顯示控制儀ST62單片機硬件設計軟件設計Abstract Ont heb asiso fin torductiono fST 62s inglec hipc omputer,th ed esignc oncrptof h ardwarea nds oftwarefo rw eighingd isplayc ontorleris d escrbed.The controler features simple structure, ease operation, powerful capability of anti-interference, etc.，it is wealth to be promoted into practicalapplicationsKeywords We妙噸display0 引言ST62s inglec hip Hardwared esign Softwaer design備 份 振 蕩器，振蕩器保護電路，上電復位及低壓檢測復稱 重 顯 示控制器是一種具有數字顯示、開關量輸出、定值控制和通信功能的以微機為操作核心的稱重控制裝置。它是電子衡器的重要基礎部件，直接影響電子衡器及電子稱重系統的功能和性能。與合適的傳感器及承重傳力復位系統組合可組成配料秤、料斗秤、定值秤、平臺秤、汽車秤等，廣泛應用于電力、化工、建筑、冶金、交通運輸、食品、軍工等部門，是進行自動稱重配料控制和生產過程自動化必不可少的重要檢測、控制裝置。隨著 稱 重 計量自動化水平的提高，對稱重顯示控制器的要求也越來越高。為實現低漂移、高穩定，本控制器采用低漂移、高增益放大器AD620和高分辨率的A/D轉換器CS5550。為提高穩定性和可靠性，采用集成度高的、抗干擾能力強的ST62單片機。
上傳時間： 2013-10-29
上傳用戶：釣鰲牧馬
RS-232-C 是PC 機常用的串行接口,由于信號電平值較高,易損壞接口電路的芯片,與TTL電平不兼容故需使用電平轉換電路方能與TTL 電路連接。本產品(轉接器),可以實現任意電平下(0.8~15)的UART串行接口到RS-232-C/E接口的無源電平轉接, 使用非常方便可靠。 什么是RS-232-C 接口？采用RS-232-C 接口有何特點？傳輸電纜長度如何考慮？答： 計算機與計算機或計算機與終端之間的數據傳送可以采用串行通訊和并行通訊二種方式。由于串行通訊方式具有使用線路少、成本低，特別是在遠程傳輸時，避免了多條線路特性的不一致而被廣泛采用。 在串行通訊時，要求通訊雙方都采用一個標準接口，使不同 的設備可以方便地連接起來進行通訊。 RS-232-C接口（又稱 EIA RS-232-C）是目前最常用的一種串行通訊接口。它是在1970 年由美國電子工業協會（EIA）聯合貝爾系統、 調制解調器廠家及計算機終端生產廠家共同制定的用于串行通訊的標準。它的全名是“數據終端設備（DTE）和數據通訊設備（DCE）之間串行二進制數據交換接口技術標準”該標準規定采用一個25 個腳的 DB25 連接器，對連接器的每個引腳的信號內容加以規定，還對各種信號的電平加以規定。(1) 接口的信號內容實際上RS-232-C 的25 條引線中有許多是很少使用的，在計算機與終端通訊中一般只使用3-9 條引線。(2) 接口的電氣特性 在RS-232-C 中任何一條信號線的電壓均為負邏輯關系。即：邏輯“1”，-5— -15V；邏輯“0” +5— +15V 。噪聲容限為2V。即 要求接收器能識別低至+3V 的信號作為邏輯“0”，高到-3V的信號 作為邏輯“1”(3) 接口的物理結構 RS-232-C 接口連接器一般使用型號為DB-25 的25 芯插頭座,通常插頭在DCE 端,插座在DTE端. 一些設備與PC 機連接的RS-232-C 接口,因為不使用對方的傳送控制信號,只需三條接口線,即“發送數據”、“接收數據”和“信號地”。所以采用DB-9 的9 芯插頭座，傳輸線采用屏蔽雙絞線。(4) 傳輸電纜長度由RS-232C 標準規定在碼元畸變小于4%的情況下，傳輸電纜長度應為50 英尺，其實這個4%的碼元畸變是很保守的，在實際應用中，約有99%的用戶是按碼元畸變10-20%的范圍工作的，所以實際使用中最大距離會遠超過50 英尺，美國DEC 公司曾規定允許碼元畸變為10%而得出附表2 的實驗結果。其中1 號電纜為屏蔽電纜，型號為DECP.NO.9107723 內有三對雙絞線，每對由22# AWG 組成，其外覆以屏蔽網。2 號電纜為不帶屏蔽的電纜。 2. 什么是RS-485 接口？它比RS-232-C 接口相比有何特點？答： 由于RS-232-C 接口標準出現較早，難免有不足之處，主要有以下四點：（1） 接口的信號電平值較高，易損壞接口電路的芯片，又因為與TTL 電平不兼容故需使用電平轉換電路方能與TTL 電路連接。（2） 傳輸速率較低，在異步傳輸時，波特率為20Kbps。（3） 接口使用一根信號線和一根信號返回線而構成共地的傳輸形式， 這種共地傳輸容易產生共模干擾，所以抗噪聲干擾性弱。（4） 傳輸距離有限，最大傳輸距離標準值為50 英尺，實際上也只能 用在50 米左右。針對RS-232-C 的不足，于是就不斷出現了一些新的接口標準，RS-485 就是其中之一，它具有以下特點：1. RS-485 的電氣特性：邏輯“1”以兩線間的電壓差為+（2—6） V 表示；邏輯“0”以兩線間的電壓差為-（2—6）V 表示。接口信號電平比RS-232-C 降低了，就不易損壞接口電路的芯片， 且該電平與TTL 電平兼容，可方便與TTL 電路連接。2. RS-485 的數據最高傳輸速率為10Mbps3. RS-485 接口是采用平衡驅動器和差分接收器的組合，抗共模干能力增強，即抗噪聲干擾性好。4. RS-485 接口的最大傳輸距離標準值為4000 英尺，實際上可達 3000 米，另外RS-232-C接口在總線上只允許連接1 個收發器， 即單站能力。而RS-485 接口在總線上是允許連接多達128 個收發器。即具有多站能力,這樣用戶可以利用單一的RS-485 接口方便地建立起設備網絡。因RS-485 接口具有良好的抗噪聲干擾性，長的傳輸距離和多站能力等上述優點就使其成為首選的串行接口。 因為RS485 接口組成的半雙工網絡，一般只需二根連線，所以RS485接口均采用屏蔽雙絞線傳輸。 RS485 接口連接器采用DB-9 的9 芯插頭座，與智能終端RS485接口采用DB-9（孔），與鍵盤連接的鍵盤接口RS485 采用DB-9（針）。3. 采用RS485 接口時，傳輸電纜的長度如何考慮？答： 在使用RS485 接口時，對于特定的傳輸線經，從發生器到負載其數據信號傳輸所允許的最大電纜長度是數據信號速率的函數，這個 長度數據主要是受信號失真及噪聲等影響所限制。下圖所示的最大電纜長度與信號速率的關系曲線是使用24AWG 銅芯雙絞電話電纜（線 徑為0.51mm），線間旁路電容為52.5PF/M，終端負載電阻為100 歐 時所得出。（曲線引自GB11014-89 附錄A）。由圖中可知，當數據信 號速率降低到90Kbit/S 以下時，假定最大允許的信號損失為6dBV 時， 則電纜長度被限制在1200M。實際上，圖中的曲線是很保守的，在實 用時是完全可以取得比它大的電纜長度。 當使用不同線徑的電纜。則取得的最大電纜長度是不相同的。例 如：當數據信號速率為600Kbit/S 時，采用24AWG 電纜，由圖可知最 大電纜長度是200m，若采用19AWG 電纜（線徑為0。91mm）則電纜長 度將可以大于200m； 若采用28AWG 電纜（線徑為0。32mm）則電纜 長度只能小于200m。
上傳時間： 2013-10-11
上傳用戶：時代電子小智
單片機的C 語言輕松入門隨著單片機開發技術的不斷發展，目前已有越來越多的人從普遍使用匯編語言到逐漸使用高級語言開發，其中主要是以C 語言為主，市場上幾種常見的單片機均有其C 語言開發環境。這里以最為流行的80C51 單片機為例來學習單片機的C 語言編程技術。本書共分六章，每章一個專題，以一些待完成的任務為中心，圍繞該任務介紹C 語言的一些知識，每一個任務都是可以獨立完成的，每完成一個任務，都能掌握一定的識，等到所有的任務都完成后，即可以完成C 語言的入門工作。C 語言概述及其開發環境的建立學習一種編程語言，最重要的是建立一個練習環境，邊學邊練才能學好。Keil 軟件是目前最流行開發80C51 系列單片機的軟件，Keil 提供了包括C 編譯器、宏匯編、連接器、庫管理和一個功能強大的仿真調試器等在內的完整開發方案，通過一個集成開發環境（μVision）將這些部份組合在一起。在學會使用匯編語言后，學習C 語言編程是一件比較容易的事，我們將通過一系列的實例介紹C 語言編程的方法。圖1-1 所示電路圖使用89S52 單片機作為主芯片，這種單片機性屬于80C51 系列，其內部有8K 的FLASH ROM,可以反復擦寫，并有ISP 功能，支持在線下載，非常適于做實驗。89S52 的P1 引腳上接8 個發光二極管，P3.2~P3.4 引腳上接4 個按鈕開關，我們的任務是讓接在P1 引腳上的發光二極管按要求發光。
上傳時間： 2013-11-04
上傳用戶：467368609
摘要: 本文介紹了L ED 顯示屏常規型驅動電路的設計方式及其存在的缺陷, 提出了簡單的L ED 顯示屏恒流驅動方式及電路的實現。關鍵詞:L ED 顯示屏 動態掃描 驅動電路中圖分類號: TN 873+ . 93 文獻標識碼:A 文章編號: 1005- 9490(2001) 03- 0252- 051 引 言 L ED 顯示屏是80 年代后期在全球迅速發展起來的新型信息顯示媒體, 它利用發光二極管構成的點陣模塊或像素單元, 組成大面積顯示屏幕, 以其可靠性高、使用壽命、環境適應能力強、性能價格比高、使用成本低等特點, 在信息顯示領域已經得到了非常廣泛的應用[ 1 ]。L ED 顯示屏主要包括發光二極管構成的陣列、驅動電路、控制系統及傳輸接口和相應的應用軟件等, 其中驅動電路設計的好壞, 對L ED 顯示屏的顯示效果、制作成本及系統的運行性能起著很重要的作用。所以, 設計一種既能滿足控制驅動的要求, 同時使用器件少、成本低的控制驅動電路是很有必要的。本文就常規型驅動電路的設計作些分析并提出恒流驅動電路的設計方式。2 L ED 顯示屏常規驅動電路的設計 L ED 顯示屏驅動電路的設計, 與所用控制系統相配合, 通常分為動態掃描型驅動及靜態鎖存型驅動二大類。以下就動態掃描型驅動電路的設計為例為進行分析:動態掃描型驅動方式是指顯示屏上的4 行、8 行、16 行等n 行發光二極管共用一組列驅動寄存器, 通過行驅動管的分時工作, 使得每行L ED 的點亮時間占總時間的1ön , 只要每行的刷新速率大于50 Hz, 利用人眼的視覺暫留效應, 人們就可以看到一幅完整的文字或畫面[ 2 ]。常規型驅動電路的設計一般是用串入并出的通用集成電路芯片如74HC595 或MC14094 等作為列數據鎖存, 以8050 等小功率N PN 三極管為列驅動, 而以達林頓三極管如T IP127 等作為行掃描管, 其電路如圖1 所示。
上傳時間： 2014-02-19
上傳用戶：lingzhichao
存儲器技術.doc 計算機的主存儲器（Main Memory），又稱為內部存儲器，簡稱為內存。內存實質上是一組或多組具備數據輸入輸出和數據存儲功能的集成電路。內存的主要作用是用來存放計算機系統執行時所需要的數據，存放各種輸入、輸出數據和中間計算結果，以及與外部存儲器交換信息時作為緩沖用。由于CPU只能直接處理內存中的數據 ，所以內存是計算機系統中不可缺少的部件。內存的品質直接關系到計算機系統的速度、穩定性和兼容性。 4.1 存儲器類型計算機內部存儲器有兩種類型，一種稱為只讀存儲器ROM（Read Only Memiry），另一種稱為隨機存儲器RAM（Random Access Memiry）。 4.1.1 只讀存儲器只讀存儲器ROM主要用于存放計算機固化的控制程序，如主板的BIOS程序、顯卡BIOS控制程序、硬盤控制程序等。ROM的典型特點是：一旦將數據寫入ROM中后，即使在斷電的情況下也能夠永久的保存數據。從使用上講，一般用戶能從ROM中讀取數據，而不能改寫其中的數據。但現在為了做一日和尚撞一天鐘于軟件或硬件程序升級，普通用戶使用所謂的閃存（Flash Memiry）也可以有條件地改變ROM中的數據。有關只讀存儲器ROM的內容將在第11章中介紹，本章主要介紹隨機存儲器。4.1.2 隨機存取存儲器隨機存取存儲器RAM的最大特點是計算機可以隨時改變RAM中的數據，并且一旦斷電，TAM中數據就會立即丟失，也就是說，RAM中的數據在斷電后是不能保留的。從用于制造隨機存取存儲器的材料上看，RAM又可分為靜態隨機存儲器SRAM（Static RAM）和動態隨機存儲器DRAM（Dymamic RAM）兩種。1. 動態隨機存儲器在DRAM中數據是以電荷的形式存儲在電容上的，充電后電容上的電壓被認為是邏輯上的“1”，而放電后的電容上的電壓被認為是邏輯上的“0”認。為了減少存儲器的引腳數，就反存儲器芯片的每個基本單元按行、列矩陣形式連接起來，使每個存儲單元位于行、列的交叉點。這樣每個存儲單元的地址做一日和尚撞一天鐘可以用位數較少的行地址和列地址兩個部分表示，在對每個單元進行讀寫操作時，就可以采用分行、列尋址方式寫入或讀出相應的數據，如圖4－1所示。 由于電容充電后，電容會緩慢放電，電容 上的電荷會逐漸
標簽： 存儲器
上傳時間： 2014-01-10
上傳用戶：18752787361
系統結構如 圖 1所示 ， 從 系統 結 構圖可 以看 出 ， 系統主要包括視頻信 號輸入模塊 ， 視頻信號處 理模 塊和視頻信號輸出模塊等 3個部分組成。各個模塊主要功能為： 視頻輸入模塊 將 采 集 的 多路 視 頻 信 號 轉 換成 數 字 信 號 送 到F P GA； 視頻處理模塊主要有F P GA 完成 ，根據 需要 對輸入 的數字視頻信號進行處理 ； 視頻輸 出模塊將 F P GA處理后的信號轉換成模擬信號輸出到顯示器。
上傳時間： 2013-11-11
上傳用戶：shawvi
全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個子系列芯片的介紹表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業界最低功耗和最低成本 通過表1我們不難得出以下結論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級中，功耗和性能平衡得非常好。
上傳時間： 2013-10-27
上傳用戶：comer1123
1.1 問題產生的環境1.1.1 軟件環境1. PC機的系統為Microsoft Window XP Professional版本2002 Service Pack 2；2. Quartus II V7.0軟件，并安裝了MegaCore IP V7.0；3. NiosII IDE 7.0軟件。1.1.2 硬件環境核心板的芯片是EP2C35F672C8N的MagicSOPC實驗箱的硬件系統。硬件的工作環境是在普通的環境下。1.2 問題的現象在使用MagicSOPC實驗箱的光盤例程時，使用Quartus II編譯工程時出現編譯錯誤，錯誤提示信息如圖1.1、圖1.2所示。
上傳時間： 2013-11-18
上傳用戶：zhyiroy
目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
上傳時間： 2014-01-01
上傳用戶：maqianfeng
