單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統(tǒng)設(shè)計的體系結(jié)構(gòu)與指令系統(tǒng),所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機是我國目前應(yīng)用最廣的單片機之一。 隨著可編程邏輯器件設(shè)計技術(shù)的發(fā)展,每個邏輯器件中門電路的數(shù)量越來越多,一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本,提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,設(shè)計成可修改參數(shù)的模塊,讓其他用戶可以直接調(diào)用這些模塊,這樣就大大減輕了工程師的負(fù)擔(dān),避免重復(fù)勞動。隨著FPGA的規(guī)模越來越大,設(shè)計越來越復(fù)雜,使用IP核是一個發(fā)展趨勢。 本課題結(jié)合FPGA與8051單片機的優(yōu)點,主要針對以下三個方面研究: (1)FPGA開發(fā)平臺的硬件實現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件,采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲器,搭建FPGA的硬件開發(fā)平臺。 (2)用VHDL語言實現(xiàn)8051IP核分析研究8051系列單片機內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系,實現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個模塊:CPU模塊、片內(nèi)數(shù)據(jù)存儲器模塊、定時/計數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計的8051IP核,實現(xiàn)了對一個4×4鍵盤的監(jiān)測掃描、鍵盤確認(rèn)、按鍵識別等應(yīng)用。
上傳時間: 2013-06-21
上傳用戶:stampede
USB(UniversalSerialBus,通用串行總線)是當(dāng)今消費電子產(chǎn)品和儀器設(shè)備中應(yīng)用最廣的接口協(xié)議之一,然而目前國內(nèi)的USB芯片只有極少數(shù)幾款,產(chǎn)品研究善處于起步階段,絕大部分產(chǎn)品主要由國外的IC設(shè)計芯片廠商如Cypress、NEC等一些國際著名公司提供。因而,如果能夠自主開發(fā)設(shè)計USB芯片以替代國外同類產(chǎn)品,將會有很好的市場前景和利潤空間。 本論文課題是針對基于FPGA(FieldProgrammableGateArray,現(xiàn)場可編程門陣列器件)的數(shù)字電子產(chǎn)品應(yīng)用設(shè)計一種實際可復(fù)用的USB接口引擎軟核。該軟核主要是用于處理USB標(biāo)準(zhǔn)協(xié)議包的通信處理,通過外接MCU(MultipointControlUnit,微控制器)就可以實現(xiàn)完整的USB接口通訊功能。它的功能相當(dāng)于一些USB引擎的專用芯片如:Philips的PDIUSBD12等,其優(yōu)點是結(jié)構(gòu)簡單、靈活性高、復(fù)用設(shè)計方便。 功能仿真和綜合測試結(jié)果顯示本論文所設(shè)計的接口引擎軟核符合設(shè)計要求,并且軟核的性能和市場上同類產(chǎn)品基本一致。本論文的創(chuàng)新之處在于:1、從可配置性角度出發(fā)設(shè)計了低速、全速、高速三種可選模式;2、支持最多31個可配置端點;3、采用了可綜合、可移植的RTL(RegisterTransferLevel,寄存器傳輸級)代碼設(shè)計規(guī)則,同時也開發(fā)了可綜合的驗證測試代碼;4、完全由硬件實現(xiàn)USB通信功能。
上傳時間: 2013-07-18
上傳用戶:JasonC
離散余弦變換(DCT)及其反變換(IDCT)在圖像編解碼方面應(yīng)用十分廣泛,至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等國際標(biāo)準(zhǔn)所采用。由于其計算量較大,軟件實現(xiàn)往往難以滿足實時處理的要求,因而在很多實際應(yīng)用中需要采用硬件設(shè)計的DCT/IDCT處理電路來滿足我們對處理速度的要求。本文所研究的內(nèi)容就是針對圖像處理應(yīng)用的8×8二維DCT/IDCT處理核的硬件實現(xiàn)。 本文首先介紹了DCT和IDCT在圖像處理中的作用和原理,詳細(xì)說明了DCT變換實現(xiàn)圖像壓縮的過程,并與其它變換比較說明了用DCT變換實現(xiàn)圖像壓縮的優(yōu)勢。接著,分析研究了DCT的各種快速算法,總結(jié)了前人對DCT快速算法及其實現(xiàn)所做的研究。本文給出了兩種性能、資源上有一定差異的二維DCT/IDCT的FPGA設(shè)計方案。兩種方案均利用DCT的行列分離特性,采用流水線設(shè)計技術(shù),將二維DCT/IDCT實現(xiàn)轉(zhuǎn)化為兩個一維DCT/IDCT實現(xiàn)。在一維DCT/IDCT設(shè)計中,根據(jù)圖像處理的特點對Loeffler算法的數(shù)據(jù)流進行了優(yōu)化,通過合理安排時鐘周期數(shù)和簡化各周期內(nèi)的操作,大大縮短了關(guān)鍵路徑的執(zhí)行時間,從而提高了流水線的執(zhí)行速度。最后,對所設(shè)計的DCT/IDCT處理核進行了綜合和時序仿真。 結(jié)果表明,當(dāng)使用Altera公司的MERCURY系列FPGA器件時,本文設(shè)計的方案一能夠在116M時鐘頻率下正確完成8×8的二維DCT或IDCT的邏輯運算,消耗2827個邏輯單元;方案二能夠在74M時鐘頻率下正常工作,消耗1629個邏輯單元。
上傳時間: 2013-07-14
上傳用戶:3291976780
本文介紹了一個基于CPLD/FPGA的嵌入式IP核設(shè)計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上,探討了知識產(chǎn)權(quán)復(fù)用理念,MCU的復(fù)雜化設(shè)計以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD/FPGA的使用現(xiàn)狀,引出了在CPLD/FPGA上開發(fā)嵌入式模塊程序的理念并提出了設(shè)計實現(xiàn)方法和設(shè)計實例。課題的設(shè)計目標(biāo)為開發(fā)一個基于CPLD/FPGA的USBIP模塊,實現(xiàn)開發(fā)板與PC機之間的USB通信。設(shè)計過程首先進行硬件設(shè)計,在FPGA開發(fā)板上開發(fā)擴展板;其次用ISE開發(fā)軟件進行FPGA數(shù)字化設(shè)計;在軟件開發(fā)完成后,將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上,實現(xiàn)FPGA開發(fā)板與PC機之間的通信。 該設(shè)計具有很高的實用性,它進一步擴大了可編程芯片的領(lǐng)地,將復(fù)雜專有芯片擠向高端和超復(fù)雜應(yīng)用;它使得IP資源復(fù)用理念得到更普遍的應(yīng)用;為基于FPGA的嵌入式系統(tǒng)設(shè)計提供了廣闊的思路。
上傳時間: 2013-07-05
上傳用戶:隱界最新
大多數(shù)現(xiàn)在的PCL打印機驅(qū)動程序都是將需要打印的文件(包括圖形或者文本)處理成JPEG文件發(fā)送到打印機進行打印,因為這樣一方面可以減少發(fā)送給打印機的數(shù)據(jù)量,一方面可以極大的簡化驅(qū)動程序的開發(fā)。而在打印機內(nèi)部,這些JPEG文件又被解碼成BMP文件進行進一步的處理。采用這種方式工作的打印機JPEG解碼的工作占據(jù)了其CPU時間的一半以上,所以JPEG文件解碼引擎是打印機的核心之一,提高JPEG的解碼速度對于提高打印機的處理能力至關(guān)重要。 同時,JPEG文件解碼工作是一個計算密集型的作業(yè),主要有兩個辦法提高它的速度:一個是設(shè)計更高效的算法,一個是采用性能更加強勁的CPU設(shè)備。在單核CPU的嵌入式環(huán)境中,JPEG編解碼速度已經(jīng)幾乎到了極限,難有提升的空間,然而近兩年多核嵌入式芯片的出現(xiàn),為大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平臺,采用ARM11 MPCore4核處理器,針對PCL,XL打印機控制語言的JPEG文件解碼設(shè)計和實現(xiàn)了一個高速引擎,主要內(nèi)容為: 分析和解碼PCL,XL文件,提取出其中的JPEG文件。 對JPEG文件實現(xiàn)并行化解碼,在多個處理器核上并行處理,并針對多核處理器構(gòu)架進行內(nèi)存讀取等方面的優(yōu)化。 針對多核處理器的特點和優(yōu)勢,設(shè)計和實現(xiàn)多線程調(diào)度算法。 總結(jié)和提取數(shù)據(jù),分析多核處理器相對于單核處理器的性能提升。 另外,為便于讀者理解,文中簡要介紹了ARM(SIMD)指令集,嵌入式匯編以及與硬件相關(guān)的一些概念。
上傳時間: 2013-06-16
上傳用戶:scorpion
核地球物理勘探是集核探測技術(shù)、電子技術(shù)、計算機技術(shù)為一體,能夠快速、準(zhǔn)確地分析出核素的相關(guān)信息及參數(shù)的一門綜合性很強的學(xué)科。目前己廣泛應(yīng)用于鈾礦勘探、地質(zhì)填圖、油氣勘測以及尋找各種金屬和非金屬礦產(chǎn)等諸多領(lǐng)域。其中核地球物理數(shù)據(jù)的采集和處理是核地球物理勘探研究的重要課題之一,它將直接對測量結(jié)果產(chǎn)生影響。 本系統(tǒng)設(shè)計是架構(gòu)在基于ARM7TDMI核的16/32位處理器S3C44BOX的硬件基礎(chǔ)上,移植了嵌入式μCLinux操作系統(tǒng)、JFFS2文件系統(tǒng)、以及MiniGUI圖形開發(fā)庫。通過利用S3C44BOX處理器快速的運算速度、豐富的外圍設(shè)備和嵌入式μCLinux操作系統(tǒng)及其豐富的軟件資源,編寫了系統(tǒng)引導(dǎo)代碼、集成了LCD、MCA硬件設(shè)備的驅(qū)動程序、開發(fā)了GPS、GPRS應(yīng)用程序。本論文研究成果主要有: 1.研制了基于高端的16/32位ARM7TDMI處理器S3C44BOX為控制核心、外圍電路帶有LCD顯示以及時鐘和存儲電路的核數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)能夠穩(wěn)定運行在60MHz頻率,無需上位機,用戶就可與之進行交互工作,能夠獨立完成能譜數(shù)據(jù)的采集、分析、存儲等功能。系統(tǒng)具有低功耗、小型化、高性價比等特點。 2.實現(xiàn)了嵌入式μCLinux操作系統(tǒng)在采集系統(tǒng)上的移植。隨著嵌入式系統(tǒng)的迅速發(fā)展,嵌入式操作系統(tǒng)在核儀器研制中的應(yīng)用不僅能夠提高系統(tǒng)的穩(wěn)定性,而且通過充分利用Linux豐富的軟件資源,能夠快速的完成系統(tǒng)的定制和開發(fā),構(gòu)建復(fù)雜的軟件系統(tǒng)。 3.實現(xiàn)了基于μCLinux的JFFS2嵌入式文件系統(tǒng)的移植,安全可靠的管理了系統(tǒng)引導(dǎo)代碼、#CLinux操作系統(tǒng)內(nèi)核映象文件、譜處理程序和數(shù)據(jù)等。 4.初步實現(xiàn)了GPS定位、GPRS數(shù)據(jù)無線傳輸?shù)墓δ堋?/p>
上傳時間: 2013-04-24
上傳用戶:dreamboy36
核能譜儀中的數(shù)據(jù)采集系統(tǒng),集核探測技術(shù)、電子技術(shù)、計算機技術(shù)為一體,以多道脈沖幅度分析器為核心部件,能夠快速、準(zhǔn)確地提取出核素的相關(guān)信息及參數(shù)。現(xiàn)已于勘探、建材放射性檢測及環(huán)境放射性監(jiān)測等領(lǐng)域得到廣泛應(yīng)用。隨著嵌入式技術(shù)的發(fā)展,以32位ARM為核心的微控制器已被引入進來,提高了數(shù)據(jù)采集的速度和精度,同時嵌入式操作系統(tǒng)的引入也為功能擴展、系統(tǒng)集成提供了高效的開發(fā)平臺。 本論文介紹的核數(shù)據(jù)采集系統(tǒng)即以ARM微控制器LPC2148和實時操作系統(tǒng)μC/OS-II為平臺,譜數(shù)據(jù)采集為基本功能,在此基礎(chǔ)上擴展GPS和GPRS模塊,可實現(xiàn)GPS信息和核信號的實時、同步接收,保存和顯示,并可將采集的數(shù)據(jù)通過GPRS網(wǎng)絡(luò)及時傳到采集中心進行譜數(shù)據(jù)處理和GPS差分定位,為野外多點測量及遠(yuǎn)程監(jiān)測提供了有效的手段。 課題以教育部的高等學(xué)校博士學(xué)科點專項科研基金項目“基于3GS技術(shù)的便攜式核地球物理數(shù)據(jù)采集系統(tǒng)研究(項目編號:20040616014)”為依托,本人在已有研究成果的基礎(chǔ)上,進行了相關(guān)改進和系統(tǒng)集成: (1)選用軌對軌運算放大器,改進了峰值檢測電路,增大了脈沖峰值的測量精度。 (2)數(shù)據(jù)采集系統(tǒng)以32位ARM微控制器LPC2148為核心,外圍電路帶有LCD顯示,系統(tǒng)具有低功耗、小型化、高性價比等特點。 (3)實現(xiàn)了核數(shù)據(jù)采集系統(tǒng)對GPS、GPRS的集成。 (4)完成嵌入式μC/OS-II操作系統(tǒng)在LPC2148上的移植、操作系統(tǒng)的搭建,及各功能模塊的設(shè)計與集成。
標(biāo)簽: ARM COS 數(shù)據(jù)采集系統(tǒng)
上傳時間: 2013-04-24
上傳用戶:標(biāo)點符號
可以用來學(xué)習(xí)8051IP核設(shè)計,掌握8051的開發(fā),以及SOC的設(shè)計
上傳時間: 2013-04-24
上傳用戶:jlyaccounts
隨著微電子技術(shù)和計算機技術(shù)的發(fā)展,工業(yè)生產(chǎn)過程的自動化和智能化程度越來越高。就玻璃工業(yè)生產(chǎn)而言,以前浮法玻璃生產(chǎn)線上所用的質(zhì)量檢測都是通過利用人眼離線檢驗或?qū)S脙x器抽樣檢測,無法滿足實時檢測的要求,并且人眼檢測只能發(fā)現(xiàn)較大的玻璃缺陷,所以玻璃質(zhì)量無法提高。目前國內(nèi)幾家大型玻璃生產(chǎn)企業(yè)都開始采用進口檢測設(shè)備,可以對玻璃實現(xiàn)100%在線全檢,自動劃分玻璃等級,并獲得質(zhì)量統(tǒng)計數(shù)據(jù),指導(dǎo)玻璃生產(chǎn),穩(wěn)定玻璃質(zhì)量水平。 但由于價格昂貴,加上國內(nèi)浮法玻璃生產(chǎn)線現(xiàn)場條件復(fù)雜,需要很長時間的配套和適應(yīng),而且配件更換困難以及售后服務(wù)難以到位等問題,嚴(yán)重束縛了國內(nèi)企業(yè)對此類設(shè)備的引進,無法提高國內(nèi)企業(yè)在國際市場的競爭能力。 應(yīng)對此一問題,本文主要研究了基于DSP+ARM的獨立雙核結(jié)構(gòu)的嵌入式視頻缺陷在線檢測系統(tǒng)的可行性,提出了相應(yīng)的開發(fā)目標(biāo)和性能參數(shù),并在此基礎(chǔ)上主要給出了基于TI公司TMS320C6202B DSP的視頻圖像處理以及缺陷識別的總體方案、硬件設(shè)計和相應(yīng)的底層軟件模塊;同時論述了嵌入式工業(yè)控制以及網(wǎng)絡(luò)傳輸?shù)膶崿F(xiàn)方案——采用Samsung公司的基于ARM7內(nèi)核的S3C4510B作為主控芯片,運行uClinux操作系統(tǒng),設(shè)計出整個嵌入式系統(tǒng)的軟件層次模型和數(shù)據(jù)處理流程,其中編程底層的軟件模塊為上層的應(yīng)用程序提供硬件操作和流程,從而實現(xiàn)缺陷識別結(jié)果的控制與傳輸。同時,本文還對玻璃缺陷的識別原理進行了深入的探討,總結(jié)出了圖象處理,圖象分割以及特征點提取等識別步驟。 本系統(tǒng)對于提高玻璃缺陷在線檢測的工藝水平、靈敏度、精度等級;提高產(chǎn)品質(zhì)量、生產(chǎn)效率和自動化水平,降低投資及運行成本都將有著極其重要的現(xiàn)實意義。
標(biāo)簽: ucLinux ARMDSP 雙核 玻璃
上傳時間: 2013-07-02
上傳用戶:shenglei_353
FPGA能夠減少電子系統(tǒng)的開發(fā)風(fēng)險和開發(fā)成本,縮短上市時間,降低維護升級成本,廣泛地應(yīng)用在電子系統(tǒng)中.隨著集成電路向著片上系統(tǒng)(SoC)的發(fā)展,需要設(shè)計出FPGA IP核用于SoC芯片的設(shè)計.該論文的工作圍繞FPGA IP核的設(shè)計進行,在FPGA結(jié)構(gòu)設(shè)計優(yōu)化和FPGAIP接口方案設(shè)計兩方面進行了研究.設(shè)計改進了適用于數(shù)據(jù)通路的FPGA新結(jié)構(gòu)——FDP.設(shè)計改進了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結(jié)構(gòu)進行組織,進行了改進并確定了各種連線的通道寬度;結(jié)合對迷宮布線算法的分析以及benchmark電路實驗的方法,提出了用于分段式網(wǎng)格連線的開關(guān)盒和連接盒新結(jié)構(gòu),提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結(jié)合擴展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實現(xiàn)了一個10萬系統(tǒng)門規(guī)模的FDP結(jié)構(gòu),并和編程、測試接口一起進行版圖設(shè)計,試制了FDP100k芯片.FDP100k中包括了32×32個LC,128個可編程IO單元.在FDP100k的芯片測試中,對編程寄存器、各種可編程資源進行測試,并完成電路實現(xiàn)、性能參數(shù)測試以及IP核接口的測試,結(jié)果表明FPGA IP核的整體功能正確.
標(biāo)簽: FPGAIP
上傳時間: 2013-04-24
上傳用戶:gokk
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1