AVR單片機的優化RC6 加密算法（速度快，其優化思想絕對值得學習） 在有128bytes RAM 的AVR單片機上執行 rc6 16/10/8(16 bit/10 rounds/8 bytes keys) * 對多數代碼進行了 C 語言優化，對數據相關循環移位，模乘等用ASM優化 * 在4MHz無乘法器的AVR上得到平均 1172 Bytes/s的加解密速度。 * 編譯器: AVR-G
標簽： AVR RC6 單片機 加密算法
上傳時間： 2013-12-18
上傳用戶：阿四AIR
【經典設計】VHDL源代碼下載～～ 其中經典的設計有：【自動售貨機】、【電子鐘】、【紅綠燈交通信號系統】、【步進電機定位控制系統】、【直流電機速度控制系統】、【計算器】、【點陣列LED顯示控制系統】 基本數字邏輯設計有：【鎖存器】、【多路選擇器】、【三態門】、【雙向輸入|輸出端口】、【內部（緩沖）信號】、【編碼轉換】、【加法器】、【編碼器/譯碼器】、【4位乘法器】、【只讀存儲器】、【RSFF觸發器】、【DFF觸發器】、【JKFF觸發器】、【計數器】、【分頻器】、【寄存器】、【狀態機】
標簽： VHDL LED 源代碼
上傳時間： 2015-06-16
上傳用戶：chenxichenyue
matlab下，使用dspbuilder實現的復數乘法器模塊的源碼
標簽： matlab
上傳時間： 2013-12-21
上傳用戶：變形金剛
倒數計數器，用于各種乘法器的應用，或者其他應用當中
標簽： 計數器
上傳時間： 2013-12-25
上傳用戶：daoxiang126
朋友，我是Jawen.看到先前上載的一套CPLD開發板的VHDL源碼挺受歡迎的，現在就將她的Verilog源碼也一并貢獻給大家：8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,7段數碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑馬燈,交通燈,數字時鐘
標簽：
上傳時間： 2014-01-23
上傳用戶：wys0120
YUV轉RGB的源程序，使用到了硬件加速器，可利用FGPA的乘法器加速處理速度。
標簽： YUV RGB 源程序
上傳時間： 2014-11-26
上傳用戶：chenjjer
100個經典vhdl編程實例， 第1例 帶控制端口的加法器 第2例 無控制端口的加法器 第3例 乘法器 第4例 比較器 第5例 二路選擇器 第6例 寄存器 第7例 移位寄存器 第8例 綜合單元庫 第9例 七值邏輯與基本數據類型 第10例 函數 第11例 七值邏輯線或分辨函數 第12例 轉換函數 第13例 左移函數 第14例 七值邏輯程序包 第15例 四輸入多路器......
標簽： vhdl 100 編程實例
上傳時間： 2014-01-20
上傳用戶：agent
這是GPS接收機，基帶處理模塊中累加模塊設計代碼，用于碼跟蹤環。代碼設計巧妙，避免了消耗FPGA中比較稀缺的硬件乘法器資源。
標簽： GPS 接收機
上傳時間： 2013-12-24
上傳用戶：xinzhch
用verlog語言編的一些基礎實驗,適合于FPGA/CPLD的初學者。內容包括8位優先編碼器，乘法器，除法器，多路選擇器，二進制轉BCD碼，加法器，減法器等等。
標簽： verlog FPGA CPLD 8位
上傳時間： 2013-12-29
上傳用戶：siguazgb
CPU設計，加法器，乘法器，除法器等，有原理講解等。挺不錯的資料
標簽： CPU
上傳時間： 2014-01-21
上傳用戶：shus521
蟲蟲下載站版權所有 京ICP備2021023401號-1
