本課題首先研究了常規的RS譯碼器的算法，確定在關鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復數基的有限域快速并行乘法器和利用冪指數相減進行除法計算的有限域除法器，通過這些優化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實現了流水線處理的RS(255,223)譯碼器。 本課題實現的RS(255,223)硬件譯碼器的性能在國內具有領先水平，對我國以后航天項目高速數據傳輸系統的設計有著很大的意義。
上傳時間： 2013-06-29
上傳用戶：gokk
本文分析了數字音頻處理技術中數字濾波器的各種傳統實現算法,尤其是研究了FIR數字濾波器的實現算法,在分析了數字濾波器的傳統算法的基礎上,針對家用和便攜式音頻處理系統,提供一種基于FPGA的音頻處理器的實現方案,以適應便攜式和家用設備對處理器體積和功耗小的發展要求.該方案對實現N階FIR數字濾波器的傳統算法進行了改良,將濾波器的系數用浮點數表示法來表示,使得原本至少需要一個乘法器和一個加法器來實現濾波功能,現在僅需要若干次加法和移位運算就可以實現,很大程度降低了設計的復雜度和系統功耗,也減少了芯片的面積.同時采用硬件描述語言VHDL實現了音頻處理器各個模塊的設計.
上傳時間： 2013-06-02
上傳用戶：cknck
本文主要研究基于FPGA的高速流水線工作方式的FFT實現。圍繞這個目標利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設計工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運算單元的高效復數乘法器的設計、各階控制單元的設計、數據存儲器的設計，從而完成1024點流水線工作方式的FFT，達到工作在50MHZ時鐘頻率的設計要求。
上傳時間： 2013-04-24
上傳用戶：KSLYZ
數字濾波作為數字信號處理技術的重要組成部分，廣泛應用于諸如信號分離、恢復、整形等多種場合中，本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據需要而自行構造邏輯功能的數字集成電路。本課題研究FIR的FPGA解決方案體現電子系統的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據，研究適應工程實際的數字濾波器的設計方法： (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎上，分析了利用FPGA特有的查找表結構完成這一運算的方法，從而解決了常系數乘法運算硬件實現的問題； (3)以—FIR低通濾波器為例說明FIR數字濾波器的具體實現方法，采用層次化、模塊化、參數化的設計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設計； (4)設計參數可調的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉換電路、D/A轉換電路以及在系統配置電路等。以話音作為輸入信號，進行了實際濾波效果的測試。 實驗系統的測試結果表明，和傳統的數字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。
上傳時間： 2013-07-13
上傳用戶：皇族傳媒
本文結合工程需要詳細論述了一種數字相位計的實現方法，該方法是基于FPGA(現場可編程門陣列)芯片運用FFT(快速傅立葉變換)算法完成的。首先，從相位測量的原理出發，分析了傳統相位計的缺點，給出了一種高可靠性的相位檢測實用算法，其算法核心是對采集信號進行FFT變換，通過頻譜分析，實現對參考信號和測量信號初相位的檢測，并同時闡述了FPGA在實現數字相位計核心FFT算法中的優勢。在優化的硬件結構中，利用多個乘法器并行運算的方式加快了蝶形運算單元的運算速度；內置雙端口RAM、旋轉因子ROM使數據存儲的速度得到提高；采用了流水線的工作方式使數據的存儲、運算在時間上達到匹配。整個設計采用VHDL(超高速硬件描述語言)語言作為系統內部硬件結構的描述手段，在Altera的QuartusⅡ軟件支持下完成。仿真結果表明，基于FPGA實現的FFT算法無論在速度和精度上都滿足了相位測量的需要，其運算64點數據僅需27.5us，最大誤差在1％之內。
上傳時間： 2013-06-04
上傳用戶：lgnf
隨著微電子技術的發展，可編程邏輯器件取得了迅速的發展，其功能日益強大，FPGA內部可用邏輯資源飛速增長，近來推出的FPGA都針對數字信號處理的特點做了特定設計，集成了存儲器、鎖相環（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發軟件使用硬件描述語言，可以實現特定的信號處理算法，如FFT、FIR等算法，為電子設計工程師提供了新的選擇。實時圖像處理系統采用FPGA+DSP的結構來完成整個復雜的圖像處理算法。將圖像處理算法進行分類，FPGA和DSP份協作發揮各自的長處，對于算法實現簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現，DSP則用來處理經過預處理后的圖像數據，來運行算法結構復雜，乘加運算多的算法。整個系統主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應用，完成了Stratix芯片的選型。設計了數字圖像處理板的電路原理圖和PCB設計圖。并對電路板進行調試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設計，并調試成功，應用到FPGA的調試下載配置中，取得了良好的實驗與經濟效果。（3）充分利用FPGA的設計開發軟件與工具，完成了中值濾波、形態學濾波和自適應閾值的FPGA實現，并給出了詳細的實現過程。將算法下載到FPGA芯片，經過試驗調試，達到要求。（4）研究了PCI接口通訊的實現方式，選用PCI9054芯片實現通訊，完成PCI接口電路設計，經過調試，實現了中斷、DMA等方式，滿足了數據傳輸的要求。（5）學習了C6701DSP芯片的工作特性以及內部功能結構，完成了DSP外圍存儲器的擴展、時鐘信號發生以及電源模塊等外圍電路的設計。
上傳時間： 2013-07-16
上傳用戶：xiaowei314
SystemView的庫資源十分豐富，包括含若干圖標的基本庫（Main Library）及專業庫(Optional Library)，基本庫中包括多種信號源、接收器、加法器、乘法器，各種函數運算器等；專業庫有通訊（Communication）、邏輯（Logic）、數字信號處理（DSP）、射頻/模擬（RF/Analog）等；它們特別適合于現代通信系統的設計、仿真和方案論證，尤其適合于無線電話、無繩電話、尋呼機、調制解調器、衛星通訊等通信系統；并可進行各種系統時域和頻域分析、譜分析，及對各種邏輯電路、射頻/模擬電路（混合器、放大器、RLC電路、運放電路等）進行理論分析和失真分析。 System View能自動執行系統連接檢查，給出連接錯誤信息或尚懸空的待連接端信息，通知用戶連接出錯并通過顯示指出出錯的圖標。這個特點對用戶系統的診斷是十分有效的。 System View的另一重要特點是它可以從各種不同角度、以不同方式，按要求設計多種濾波器，并可自動完成濾波器各指標—如幅頻特性（伯特圖）、傳遞函數、根軌跡圖等之間的轉換。 在系統設計和仿真分析方面，System View還提供了一個真實而靈活的窗口用以檢查、分析系統波形。在窗口內，可以通過鼠標方便地控制內部數據的圖形放大、縮小、滾動等。另外，分析窗中還帶有一個功能強大的“接收計算器”，可以完成對仿真運行結果的各種運算、譜分析、濾波。 System View還具有與外部文件的接口，可直接獲得并處理輸入/輸出數據。提供了與編程語言VC++或仿真工具Matlab的接口，可以很方便的調用其函數。還具備與硬件設計的接口：與Xilinx公司的軟件Core Generator配套，可以將System View系統中的部分器件生成下載FPGA芯片所需的數據文件；另外，System View還有與DSP芯片設計的接口，可以將其DSP庫中的部分器件生成DSP芯片編程的C語言源代碼。
標簽： SYSTEMVIEW 教材
上傳時間： 2013-04-24
上傳用戶：doudouzdz
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設計應用于DVB系統中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設計采用無逆BM算法,并利用串行方式來實現,不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現,大大的降低了硬件實現的復雜度,并且因為在硬件實現上,采用了3級流水線(pipe-line)的處理結構.RS編碼器的設計中,利用有限域常數乘法器的特性對編碼電路進行優化.這些技術的采用大大的提高了RS編/解碼器的效率,節省了RS編/解碼器所占用資源.
上傳時間： 2013-08-05
上傳用戶：BOBOniu
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一.目前,數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域.而數字信號處理算法的硬件實現一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術的發展,采用現場可編程門陣列FPGA進行數字信號處理得到了飛速發展,FPGA正在越來越多地代替ASIC和PDSP用作前端數字信號處理的運算.該文主要探討了基于FPGA數字信號處理的實現.首先詳細闡述了數字信號處理的理論基礎,重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風格做了一定的探討,介紹了硬件描述語言的開發環境MAXPLUSII.在此基礎上,該論文詳細闡述了數字集成系統的高層次設計方法,討論了數字系統設計層次的劃分和數字系統的自頂向下的設計方法,探討了數字集成系統的系統級設計和寄存器傳輸級設計,描述了數字集成系統的高層次綜合方法.最后該文描述了數字信號處理系統結構的實現方法,指出常見的高速、實時信號處理系統的四種結構;由于FFT算法在數字信號處理中占有重要的地位,所以該文提出了用FPGA實現FFT的一種設計思想,給出了總體實現框圖;重點設計實現了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度.
上傳時間： 2013-07-19
上傳用戶：woshiayin
正交頻分復用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術通過將整個信道分為多個帶寬相等并行傳輸的子信道，通過將信息經過子信道獨立傳輸來實現通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統通過循環前綴來消除符號間干擾(ISI)，通過IDFT/DFT調制解調降低了系統實現的復雜度。由于其頻譜利用率高，抗多徑能力強，在多種通信場合中都得到了應用。雖然有著上述優點，但為了準確的恢復信號，信道估計是OFDM系統中必須實現的一環。 本文正是針對OFDM接收機中的信道估計模塊的運算部件的實現進行了研究。首先，研究了OFDM信道估計的LS算法，一階線性插值算法，二次多項式插值算法，建立了適用于寬帶通信系統的信道估計模塊模型。其次研究了加法器電路和乘法器電路的實現，包括進位行波加法器，曼徹斯特進位鏈，超前進位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優缺點。接著研究了幾種主要的除法器設計算法，包括數字循環算法，基于函數迭代的算法，以及CORDIC算法，結合信道估計的特點選擇了函數迭代和CORDIC算法作為具體實現的方法。最后，在前面的設計的基礎上在FPGA芯片上實現了前面的設計方案。
上傳時間： 2013-06-06
上傳用戶：yyyyyyyyyy
