亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

有向圖,無(wú)向圖的深度,廣度遍歷

  • 基于FPGA的TS流復用器及其接口的設計與實現.rar

    在數字電視系統中,MPEG-2編碼復用器是系統傳輸的核心環節,所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前,只有少數公司掌握復用器的核心算法技術,能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率,保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間,市場潛力巨大,因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術:PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現方法,并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復用器整體功能進行詳細分析,并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法,并根據FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺,并用c語言實現了SDT表的提取與重構算法,在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了.ASI接口,主要分析了位同步的實現過程,實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口,提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計,并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分,硬件平臺及接口采用Verilog語言實現,PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活,且軟件設計與硬件設計可同時進行,極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器,經測試達到了預期的性能和技術指標。

    標簽: FPGA TS流 復用器

    上傳時間: 2013-08-03

    上傳用戶:gdgzhym

  • 基于FPGA的MPEG2TS碼流實時分析與檢測系統.rar

    當前我國正處在從模擬電視系統向數字電視系統的轉型期,數字電視用戶數量激增,其趨勢是在未來的幾年內數字電視將迅速普及。在應用逐漸廣泛的數字電視系統中,監控數字電視服務正成為一種越來越迫切的需要。然而,目前對于數字電視并沒有合適的監測儀器,因此無法及時方便地診斷出現問題的信號以及隔離需要維修的數字化設備。通常只有當電視屏幕上的圖像消失時我們才知道數字信號系統出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因,碼流分析儀器在這種情況下應運而生。目前在數字電視系統的前端,通過監控了解數字視頻廣播(DVB)信號和服務的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設備可使技術人員分析碼流的內部情況,它們在決定未來服務質量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統中,DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現場可編輯門陣列(FPGA)的實現方法。文章首先闡述了數字電視系統的一些基本概念,介紹了MPEG-2/DVB標準、ETR101 290標準、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發FPGA所使用的軟件工具。最后根據DVB-ASI接收系統的解碼規則與MPEG-2TS碼流的結構提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統設計方案并予以了實現。 在本系統中,FPGA起著核心的作用,主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數字電視節目專有信息(PSI)提取等功能。本文實現的系統與傳統的碼流分析儀相比具有集成度較高、易擴展、便于攜帶、穩定性好、性價比高等優點。

    標簽: MPEG2TS FPGA 碼流

    上傳時間: 2013-06-04

    上傳用戶:love1314

  • 基于FPGA的三相逆變器并聯技術研究.rar

    交流電源供電方式正在由集中式向分布式、全功能式發展,而實現分布式電源的核心就是模塊的并聯技術。多臺逆變器并聯可以實現大容量供電和冗余供電,可大大提高系統的靈活性,使電源系統的體積重量大為降低,同時其主開關器件的電流應力也可大大減少,從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯技術。 本文首先對電壓、電流雙閉環逆變器控制系統進行了研究。通過對傳遞函數的分析,得到了基于等效輸出阻抗的雙閉環控制的逆變器并聯系統模型。在分析逆變器模型的基礎上設計了各控制器參數,并通過MATLAB仿真進行了驗證。根據上述模型,分析了逆變器并聯的環流特性,以及基于有功和無功功率的并聯控制方案。 隨著電子技術的不斷發展,FPGA技術正在越來越多地用于工程實踐中。本文在研究SPWM控制技術的基礎上,應用FPGA芯片EP1C12Q240C8實現了SPWM數字控制器,用于多模塊逆變器并聯控制系統。文中給出了仿真結果和芯片的測試結果。 基于FPGA的三相逆變器并聯數字控制器的研究具有現實意義,設計具有創新性。仿真和芯片的初步測試結果表明:本文設計的基于FPGA的逆變器并聯數字控制器能夠滿足逆變器并聯系統的要求。

    標簽: FPGA 三相逆變器 并聯

    上傳時間: 2013-08-05

    上傳用戶:huangzr5

  • 基于HALBACH陣列的盤式無鐵心永磁同步電動機分析與計算

    盤式永磁同步電動機屬于軸向磁場電機,目前,該類電機在國外已經得到了迅速發展,作為一種現代高性能伺服電機和大力矩直接驅動電機己廣泛應用于機器人等機電一體化產品中。由于該類電機具有重量輕、體積小、結構緊湊、轉子無損耗、轉子的轉動慣量小、機電時間常數小、轉矩/重量比大、低速運行平穩、可以制成多氣隙組合式結構進一步提高轉矩等特點,其在數控機床、機器人、電動車、電梯、家用電器等場合具有廣闊的應用前景,是一種理想的驅動裝置。 本課題作為國家863計劃項目《新型稀土永磁電機設計及集成技術》2002AA324020中的一部分,該項目的主要工作是進行新型結構釹鐵硼永磁電機——盤式無鐵心永磁同步電動機的設計與集成技術研究,開發出一種新型釹鐵硼永磁電機,解決相應的整機設計和集成技術問題。本文中提出的基于Halbach陣列的盤式無鐵心永磁同步電動機是在盤式永磁同步電動機的基礎上,將無鐵心結構和Halbach型永磁體陣列應用到其中,從而使得電機的質量大為減輕,功率密度提高,振動噪聲降低,效率提高。 基于Halbach陣列的盤式無鐵心永磁同步電動機其磁路結構和電磁負荷分布與傳統電機完全不同,常規電機的某些設計規則不能直接應用到該結構電機的設計當中,本文主要針對這種結構的電機進行了分析與計算。分析了不同結構Halbach陣列下的氣隙磁場,以及相關參數的計算,給出了初步的樣機設計數據,并對樣機的加工工藝進行了探討,在總結、借鑒相關電機設計方法的基礎上,針對盤式無鐵心永磁同步電動機自身的特點,編制了一套電磁計算程序,該程序還有待通過大量樣機的試驗,來總結和完善。 我國稀土資源豐富,然而,由于技術經濟上的問題,國產永磁交流伺服電動機至今未能大量應用。與此同時,高性能的永磁交流伺服電動機及系統大量依靠進口,我國每年進口的工程裝備當中,僅數控機床因國產電機和系統不能滿足要求而每年需要進口的就達22億美元以上。本項目的完成將改變這類產品主要依靠進口的局面,充分發揮我國稀土資源豐富的優勢,其經濟效益和社會效益是十分巨大的。

    標簽: HALBACH 陣列 永磁同步電動機

    上傳時間: 2013-04-24

    上傳用戶:hjkhjk

  • 盤式無鐵心永磁同步電機磁場分析及磁鋼結構優化

    盤式永磁同步電動機是一種性能優越、但結構特殊的電動機。作為一種理想的驅動裝置,其應用范圍遍及航天、國防、工農業生產和日常生活的各個領域。本文利用稀土永磁材料釹鐵硼的高矯頑力,提出了一種省卻了鐵心的雙轉子、單定子結構盤式無鐵心永磁同步電機,進一步減輕了電機的質量并消除轉矩脈動。 對電機的設計、性能預測都離不開電機電磁場的計算。不同于傳統的圓柱式徑向磁通電機,盤式無鐵心電機是軸向磁通電機,外加其無鐵心的結構,決定了該電機的磁場呈三維、開域分布。對它的電磁場分析,不能采用對待徑向磁通電機的化為二維磁場的分析方法。 本文研究的重點內容分為兩部分:(1)在盤式無鐵心永磁同步電機的結構上,建立其磁場三維模型,由三維有限元法計算三維電磁場,分析計算結果,并總結出盤式無鐵心永磁同步電機的磁場分布規律。 (2)在磁場計算的基礎上,將Halbach型永磁體陣列的理論應用到磁鋼設計中來,提出磁鋼結構優化方案,研究出適合于盤式無鐵心永磁同步電機的磁鋼結構,以獲得理想的磁場波形和磁密值。 本文首先從磁路計算的方法入手,通過磁路計算分析出盤式無鐵心永磁同步電機的磁場分布特點。其后直接運用三維有限元法求解該電機的電磁場,分析計算結果。為了獲得低漏磁、高氣隙磁密值、正弦形的氣隙磁場分布,本文先后提出普通軸向充磁磁鋼結構、不等厚軸向充磁磁鋼結構并將Halbach陣列的理論應用到盤式無鐵心永磁同步電機的磁剛結構優化中,討論了三種不同角度的Halbach型永磁體陣列。最后為了簡化磁鋼的加工工藝,將不等厚永磁體陣列與Halbach永磁體陣列相結合,提出了最經濟、有效的改進型Halbach永磁體陣列,給出具體磁鋼尺寸,并運用ANSYS軟件對各種磁鋼結構產生的磁場進行結果仿真。

    標簽: 永磁同步電機 磁場分析 磁鋼

    上傳時間: 2013-06-23

    上傳用戶:zhaoq123

  • 基于ARMLinux嵌入式電能質量監測儀的研究與設計

    大量的電力電子裝置及非線性負荷在電力系統中廣泛的應用,使電能質量(Power Quality)問題日益突出。電能質量問題不僅危害電力系統本身的安全及電網的穩定運行,對系統中用戶也造成嚴重威脅。因此,對電能質量的實時監測具有十分重要的意義。 論文首先介紹了電能質量的概念,分析了國內外電能質量監測的研究現狀及開發新型電能質量監測裝置的意義,同時對影響電能質量的指標參數的數字測量原理與算法進行了深入的研究。在此基礎上,提出了以ARM9(s3c2410)芯片為CPU,以嵌入式Linux為軟件核心的電能質量監測裝置的總體設計思想。 論文建立了基于arm-1inux的嵌入式開發環境,完成了基本的硬件電路設計和軟件設計。硬件設計方面,根據電力系統中數據采集和處理的實際特點,在前置測量采集模塊中,采用了ADS7864芯片設計了多通道信號采樣保持和快速轉換電路;利用鎖相環保證了多路信號的硬件同步采樣;在通訊方式上,除了采用RS-232通訊方式外,還采用了以太網和USB通訊方式,從而提高了裝置應用的靈活性。軟件設計方面,依據裝置所要實現的功能,剪裁并成功移植了嵌入式linux內核到ARM處理器中;完成了各應用程序的編制,給出了詳細的程序流程圖;設計了基于Qt/Embedde的人機交互界面(GUI)。 基于arm-linux嵌入式電能質量監測儀不僅數據處理功能強、人機交互性好、系統升級簡單、還能進行遠程監控。在此基礎上可進一步開發,向微型化、高度智能化等方向發展,以滿足不同場合的需求,具有較大的使用價值和廣闊的應用前景。

    標簽: ARMLinux 嵌入式 電能質量 監測儀

    上傳時間: 2013-05-16

    上傳用戶:frank1234

  • 8位MCU架構研究及基于FPGA的IP驗證平臺實現

    本文首先介紹了主流8位MCU(微控制器)的通用架構,通過比較分析主流國際MCU半導體供應商的MCU產品,結合作者在德國英飛凌公司的項目實踐,分析了英飛凌XC866系列8位MCU的架構特點和功能特性。在此基礎上,介紹了該MCU芯片的系統集成方法,以及組成模塊的架構和功能。 LlN協議是當前廣泛應用的車載局部互連協議,作為英飛凌XC866MCU上很關鍵的一個外圍IP,本論文在介紹了MCU架構基礎上,設計實現了LlN控制器。LIN協議是UART在數據鏈路層上的擴展,其關鍵是LlN協議數據鏈路層的檢測實現。本文給出了一種可靠,高效的協議檢測機制,從而使軟件和硬件更好配合工作完成協議檢測。在完成LlN控制器設計后,本文結合了XC866ADC的架構,介紹了ADC模擬和系統的數字接口概念和實現要點,介紹了如何考慮分析選擇合理的數字接口方案。論文最后以XC866的系統架構為基礎,提出了一種高效的基于FPGA的IP原型驗證平臺方案,并以LlN控制器作為驗證這一平臺的IP,在FPGA上成功的實現了驗證方案。論文同時介紹了從SOC設計向FPGA原型驗證轉換時的處理方法及工程經驗,介紹了MCU及驗證平臺的測試平臺思想,以及基于FPGA原型和邏輯分析儀實時測試的MCU固件代碼覆蓋率測試方法。 目前8位MCU在中低端的應用越來越廣泛,特別是目前發展迅速的汽車電子和消費電子領域。因此對MCU架構的不斷研究和提高,對更多面向應用領域的IP的研究和設計,以及如何更快速的實現芯片驗證將極大的推動MCU在各個領域的應用和推廣,將產生極大的經濟和應用價值。

    標簽: FPGA MCU 8位 架構

    上傳時間: 2013-07-14

    上傳用戶:李夢晗

  • ARM平臺上的電梯多媒體與監控系統的研究與實現

    嵌入式系統應用于智能設備、工業控制領域實現各種信號的處理與控制,是近年來技術研究和產品開發的熱點。同時,隨著以太網技術的迅速發展,工業控制中過程監控層和現場設備層信號傳輸網絡開始逐步采用以太網,基于網絡的遠程監控使整個企業網絡呈現高度統一性、開放性和透明性。將嵌入式技術和基于網絡的遠程監控技術應用于電梯,可以有效地提高產品和服務的質量。 本文旨在研制和開發一套應用于電梯的智能多媒體顯示與遠程監控系統,硬件設計中,在以嵌入式微處理器S3C2410X、Flash、SDRAM構成的最小系統核心板外,擴展了串行口、網口、LCD接口等外圍硬件資源,設計了RS-232轉換成RS-422接口界面的硬件電路板,針對核心板RTC時鐘問題,采用PCF8563芯片設計了時鐘/日歷小板。 軟件平臺方面,首先分析了系統啟動引導程序Bootloader,參照嵌入式Linux內核源代碼以及對S3C2410X的支持代碼,根據本系統的硬件配置對Linux內核進行裁剪移植,修改了音頻驅動和LCD驅動,在內核中添加了對Yaffs文件系統類型的支持。然后準備了根文件系統內容,在其中添加了交叉編譯過的Qt/Embedded3.1的庫,使用Cramfs、RAMdisk和Yaffs相結合的根文件系統格式。在此基礎上,向嵌入式平臺移植了Linux下開源的多媒體播放器Mplayer和嵌入式數據庫SQLite。 設計編寫Qt GUI界面和串口數據采集模塊,構建了電梯間多媒體顯示系統,顯示界面劃分為串口數據采集顯示、動畫播放、系統時間、文本信息、滾動字幕、商標圖片六個顯示區域。使用Boa在ARM平臺上構建了嵌入式Web服務器,Web服務器通過HTTP協議與監控端瀏覽器軟件進行信息交互,提供服務器應用程序模塊的訪問界面和現場設備的信息訪問和控制界面,并借助SQLite數據庫的支持,實現了基于網絡的電梯遠程監控系統的功能。監控端通過Web頁面激活服務器的相應應用程序模塊,傳遞信息服務請求和控制命令。將本系統應用與電梯設備,取得了用戶的好評。

    標簽: ARM 電梯多媒體 監控系統

    上傳時間: 2013-04-24

    上傳用戶:564708051@qq.com

  • FPGA在飛機音頻管理組件測試系統中的應用研究

    音頻管理組件(Audio Management Unit,AMU)是先進客艙娛樂與服務系統(Advanced Cabin Entertainment Service System,ACESS)的組成部分,應用于飛機上音頻資源的管理與控制。飛機運營對航空機載電子系統準確性、復雜性和安全性的高要求,使得其維修維護工作極大地依賴于自動測試設備(Automatic Testing Equipment,ATE)。本課題來源于實際工程項目, FPGA技術具備多種優點,將其與民航測試設備結合研制一個用于檢測AMU故障的自動測試系統,該系統將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual,CMM)所規定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統及其在民航領域的應用,并闡述了課題的背景、研究目標和相關技術要求;文章對可編程邏輯器件CPLD/FPGA的結構原理、硬件描述語言VHDL的特點以及MAXL+plusⅡ軟件的設計流程進行了說明,重點闡述了基于FPGA的DDS信號發生器以及數據采集卡的設計實現、并著重闡述了ARINC429總線的傳輸規范,和基于FPGA的ARINC429總線接口的設計與實現。在ARINC429接口設計中采用自頂向下,多層次系統設計的方法,用VHDL語言進行描述。在發送器中利用了FPGA內部的分布式RAM創建異步FIFO,節約了FPGA的內部資源和提高了數據傳輸速度;在接收器中采用了提高抗干擾性的優化設計。測試結果表明基于FPGA的設計實現ARINC429總線數據通信的要求,使用方便,可靠性好,能夠克服HS-3282芯片中的數據格式固定,使用不夠靈活方便,價格昂貴的缺點。

    標簽: FPGA 飛機 音頻 測試系統

    上傳時間: 2013-08-06

    上傳用戶:gzming

  • (2,1,9)軟判決Viterbi譯碼器的設計與FPGA實現

    卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法,它具有譯碼效率高、速度快等特點,被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9,碼率為1/2,采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念,闡述了Viterbi算法的原理,重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素,在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器,并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下: 1.對輸入數據采用了二比特四電平量化的軟判決方式,對歐氏距離的計算方法進行了簡化,以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式,和全并行的設計相比,在滿足譯碼速度的同時,節約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式,簡化了控制模塊的邏輯電路,優化了系統的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法,與傳統的寄存器交換法相比,減少了寄存器的使用,大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺,采用Modelsim仿真器對設計進行了功能仿真,結果完全正確。同時提出了一種在被測設計內部插入監視器的調試方法,巧妙地利用了Matlab算法仿真程序的輸出結果,提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試,最大運行時鐘頻率110MHz,最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較,比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。

    標簽: Viterbi FPGA 軟判決 譯碼器

    上傳時間: 2013-07-23

    上傳用戶:葉山豪

主站蜘蛛池模板: 米脂县| 黎平县| 栾川县| 广宁县| 嘉义市| 壤塘县| 宝鸡市| 江山市| 锦州市| 友谊县| 敖汉旗| 海伦市| 彩票| 南安市| 开原市| 璧山县| 成安县| 雅江县| 五大连池市| 喜德县| 正宁县| 遵化市| 郧西县| 翁牛特旗| 丹江口市| 南陵县| 阳泉市| 公安县| 辽宁省| 濮阳县| 无为县| 子长县| 镇远县| 黄山市| 东乡族自治县| 南皮县| 崇义县| 芮城县| 沂南县| 西和县| 大新县|