<input id="mqsqs"></input>
專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G VHDL硬件描述語言-497頁-2.3M-e文-PDF版.pdf
標(biāo)簽： VHDL 497 2.3 M-e
上傳時(shí)間： 2013-04-24
上傳用戶：cath
本書全面的介紹了VHDL硬件描述語言的基本知識(shí)和利用VHDL語言進(jìn)行數(shù)字電路系統(tǒng)設(shè)計(jì)的方法。
標(biāo)簽： VHDL 硬件描述語言
上傳時(shí)間： 2013-07-30
上傳用戶：long14578
為了克服傳統(tǒng)的局部特征匹配算法對(duì)噪聲和圖像灰度非線性變換敏感的不足，提出了基于SIFT（Scale Invariant Feature Transform）描述算子的特征匹配算法。該算法首先
標(biāo)簽： SIFT 特征匹配 新算法
上傳用戶：hphh
jm編碼算法描述及配置文件參數(shù)解釋,包括h.264算法描述和參數(shù)解釋
標(biāo)簽： 編碼算法 參數(shù)
上傳時(shí)間： 2013-06-06
上傳用戶：cjf0304
·VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)
標(biāo)簽： VHDL 硬件描述語言 數(shù)字邏輯 電路設(shè)計(jì)
上傳用戶：李彥東
·詳細(xì)說明：正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目 錄譯者序前言第1章 簡(jiǎn)介&n
標(biāo)簽： nbsp Verilog HDL 硬件描述語言
上傳時(shí)間： 2013-07-02
上傳用戶：6404552
基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
標(biāo)簽： FPGA VHDL 數(shù)字頻率計(jì) 硬件描述語言
上傳時(shí)間： 2013-08-06
上傳用戶：taozhihua1314
摸獎(jiǎng)桶程序設(shè)計(jì) 也就是樂透彩票模擬程序\\r\\n程序?yàn)関erilogHDL描述 詳細(xì)請(qǐng)看英文描述
標(biāo)簽： verilogHDL 模擬 程序
上傳時(shí)間： 2013-08-08
上傳用戶：qlpqlq
用 ＦＰＧＡ 可編程器件和 ＶＨＤＬ 硬件描述語言來實(shí)現(xiàn) Ｆｌａｓｈ 編程器
標(biāo)簽： Flash FPGA VHDL 可編程器件
上傳時(shí)間： 2013-08-10
上傳用戶：450976175
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計(jì)以增強(qiáng)該算法應(yīng)用的靈活性。各模塊均用硬件描述語言實(shí)現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。
標(biāo)簽： 3DES FPGA 加密算法 算法
上傳時(shí)間： 2013-08-20
上傳用戶：HGH77P99
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
