亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

最大似然算法

  • 本程序是無(wú)線定位中的chan算法

    本程序是無(wú)線定位中的chan算法,主要是用兩次最大似然估計(jì)得出的估計(jì)值。

    標(biāo)簽: chan 程序 無(wú)線定位 算法

    上傳時(shí)間: 2014-01-27

    上傳用戶:lijinchuan

  • 語(yǔ)音識(shí)別中的說(shuō)話人自適應(yīng)研究.nh 1.MAP和MLLR算法比較 文章在討論由說(shuō)話人引起的聲學(xué)差異基礎(chǔ)上

    語(yǔ)音識(shí)別中的說(shuō)話人自適應(yīng)研究.nh 1.MAP和MLLR算法比較 文章在討論由說(shuō)話人引起的聲學(xué)差異基礎(chǔ)上,研究?jī)煞N基于模型 的自適應(yīng)算法:最大似然線性回歸(州壓LR)和最大后驗(yàn)概率(MAp)。 實(shí)驗(yàn)結(jié)果表明,不論采用哪種自適應(yīng)都能使識(shí)別率有一定的提升。兩 種算法之間的差異性在于MAP具有良好的漸進(jìn)性,但收斂性較差, 而MLLR在很大程度上改善了收斂特性,但其漸進(jìn)特性卻不如MAP。 文章討論了在側(cè)汰P自適應(yīng)中,初始模型參數(shù)的先驗(yàn)知識(shí)對(duì)自適 應(yīng)效果的影響,以及在MLLR中,回歸類(lèi)對(duì)自適應(yīng)效果的影響。文 章還進(jìn)一步研究了采用兩種算法的累加自適應(yīng)效果,從結(jié)果看MAP 和MLLR結(jié)合的方法比單獨(dú)使用M[AP和MLLR的效果要好。文章 還對(duì)包括基于特征層的歸一化算法和用于基于聲學(xué)模型的MLLR算 法等效性進(jìn)行討論,并給出了統(tǒng)一的算法框架。

    標(biāo)簽: MLLR MAP nh 語(yǔ)音識(shí)別

    上傳時(shí)間: 2014-01-09

    上傳用戶:bakdesec

  • 基于FPGA的Viterbi譯碼器設(shè)計(jì)與實(shí)現(xiàn).rar

    卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡(jiǎn)單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展,使用FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計(jì)方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同,因此設(shè)計(jì)可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求,具有很重要的現(xiàn)實(shí)意義。 本文設(shè)計(jì)了基于FPGA的高速Viterbi譯碼器。在對(duì)Viterbi譯碼算法深入研究的基礎(chǔ)上,重點(diǎn)研究了Viterbi譯碼器核心組成模塊的電路實(shí)現(xiàn)算法。本設(shè)計(jì)中分支度量計(jì)算模塊采用只計(jì)算可能的分支度量值的方法,節(jié)省了資源;加比選模塊使用全并行結(jié)構(gòu)保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu),大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下,用VHDL硬件描述語(yǔ)言編寫(xiě)程序,實(shí)現(xiàn)(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎(chǔ)上,擴(kuò)展了Viterbi譯碼器的通用性,使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式,可以對(duì)(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運(yùn)用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路,生成測(cè)試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對(duì)各種模式的譯碼器進(jìn)行全面仿真驗(yàn)證,Xilinx ISE8.2i時(shí)序分析報(bào)告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺(tái)上進(jìn)一步測(cè)試譯碼器,譯碼器運(yùn)行穩(wěn)定可靠。最后,使用Simulink產(chǎn)生的數(shù)據(jù)對(duì)本文設(shè)計(jì)的Viterbi譯碼器的譯碼性能進(jìn)行了分析,仿真結(jié)果表明,在同等條件下,本文設(shè)計(jì)的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。

    標(biāo)簽: Viterbi FPGA 譯碼器

    上傳時(shí)間: 2013-06-24

    上傳用戶:myworkpost

  • 基于FPGA的卷積編碼和維特比譯碼的研究與實(shí)現(xiàn).rar

    在數(shù)字通信中,采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段,并發(fā)揮著越來(lái)越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下,卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu);而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu),還利用了信道的統(tǒng)計(jì)特性,能充分發(fā)揮卷積碼的特點(diǎn),使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開(kāi)始的,對(duì)于概率譯碼最初的序列譯碼,隨著譯碼約束長(zhǎng)度的增加,其譯碼錯(cuò)誤概率可達(dá)到非常小。后來(lái)慢慢地向低性能的簡(jiǎn)單譯碼器演化,對(duì)不太長(zhǎng)的約束長(zhǎng)度,維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí),Viterbi譯碼算法效率很高,速度很快,譯碼器也較簡(jiǎn)單。 目前,卷積碼在數(shù)傳系統(tǒng),尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí),將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過(guò)程中。 首先,簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理,并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次,討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后,介紹了FPGA硬件資源和軟件開(kāi)發(fā)環(huán)境Quartus Ⅱ,包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有,對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后,在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無(wú)交織等不同情況進(jìn)行了仿真,并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明,系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求,從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性,所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。

    標(biāo)簽: FPGA 卷積 編碼

    上傳時(shí)間: 2013-04-24

    上傳用戶:tedo811

  • 基于FPGA的OFDM調(diào)制解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn).rar

    正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù),具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn),適合無(wú)線通信的高速化、寬帶化及移動(dòng)化的需求,將成為下一代無(wú)線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對(duì)OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析,指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢(shì);然后針對(duì)OFDM中的信道估計(jì)技術(shù),深入分析了基于FFT級(jí)聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論,在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法,并利用Matlab做了相應(yīng)的仿真比較,驗(yàn)證了它們的有效性。 而后,在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺(tái)。在此平臺(tái)上,對(duì)OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真,并給出了數(shù)據(jù)曲線,通過(guò)分析結(jié)果可正確評(píng)價(jià)OFDM系統(tǒng)在多個(gè)方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求,設(shè)定了合理的參數(shù);然后從調(diào)制器和解調(diào)器的具體組成模塊入手,對(duì)串/并轉(zhuǎn)換,QPSK映射,過(guò)采樣處理,插入導(dǎo)頻,添加循環(huán)前綴,IFFT/FFT,幀同步檢測(cè)等各個(gè)模塊進(jìn)行硬件設(shè)計(jì),詳細(xì)介紹了各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)過(guò)程,并給出了相應(yīng)的仿真波形和參數(shù)說(shuō)明。其中,針對(duì)定點(diǎn)運(yùn)算的局限性,為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式,參與傅立葉反變換和傅立葉變換的運(yùn)算,在系統(tǒng)參數(shù)允許的范圍內(nèi),充分利用了有限資源,提高了系統(tǒng)運(yùn)算精度;然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn),針對(duì)原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時(shí)間過(guò)多,資源占用較大的問(wèn)題,提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案,使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn),結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù),對(duì)整個(gè)OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析,證明了設(shè)計(jì)的可行性。 綜上所述,本文完成了一個(gè)基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。

    標(biāo)簽: FPGA OFDM 調(diào)制解調(diào)器

    上傳時(shí)間: 2013-07-25

    上傳用戶:14786697487

  • 維特比譯碼的FPGA實(shí)現(xiàn)

    卷積編碼是深空通信系統(tǒng)和無(wú)線通信系統(tǒng)中常用的一種編碼方式。Viterbi碼算法是卷積碼的一種最大似然譯碼算法,它按照最大似然譯碼準(zhǔn)則,在網(wǎng)格圖上找出一條最大似然路徑來(lái)得到譯碼結(jié)果。本設(shè)計(jì)的主要內(nèi)容是3比特軟判決Viterbi譯碼器的FPGA實(shí)現(xiàn),設(shè)計(jì)是采用硬件VHDL語(yǔ)言來(lái)完成,并在ModelSim和Quartus Ⅱ軟件環(huán)境下進(jìn)行編譯和仿真。在論文中介紹了Viterbi譯碼器的各模塊的各種算法,并著重介紹了本設(shè)計(jì)所采用的具體方法,通過(guò)仿真和測(cè)試,驗(yàn)證了設(shè)計(jì)的正確性。最后,介紹了Viterbi譯碼器在未來(lái)通信中的發(fā)展和應(yīng)用。

    標(biāo)簽: FPGA 譯碼

    上傳時(shí)間: 2013-07-02

    上傳用戶:壞天使kk

  • (2,1,9)軟判決Viterbi譯碼器的設(shè)計(jì)與FPGA實(shí)現(xiàn)

    卷積碼是無(wú)線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法,它具有譯碼效率高、速度快等特點(diǎn),被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長(zhǎng)度為9,碼率為1/2,采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念,闡述了Viterbi算法的原理,重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素,在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器,并在Altera EP1C20 FPGA芯片上測(cè)試通過(guò)。本文的主要工作如下: 1.對(duì)輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式,對(duì)歐氏距離的計(jì)算方法進(jìn)行了簡(jiǎn)化,以便于用硬件電路方式實(shí)現(xiàn)。 2.對(duì)ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式,和全并行的設(shè)計(jì)相比,在滿足譯碼速度的同時(shí),節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲(chǔ)器的組織方式,簡(jiǎn)化了控制模塊的邏輯電路,優(yōu)化了系統(tǒng)的時(shí)序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法,與傳統(tǒng)的寄存器交換法相比,減少了寄存器的使用,大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個(gè)仿真平臺(tái),采用Modelsim仿真器對(duì)設(shè)計(jì)進(jìn)行了功能仿真,結(jié)果完全正確。同時(shí)提出了一種在被測(cè)設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法,巧妙地利用了Matlab算法仿真程序的輸出結(jié)果,提高了追蹤錯(cuò)誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過(guò)測(cè)試,最大運(yùn)行時(shí)鐘頻率110MHz,最大譯碼輸出速率10.3Mbps。 本文對(duì)譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較,比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。

    標(biāo)簽: Viterbi FPGA 軟判決 譯碼器

    上傳時(shí)間: 2013-07-23

    上傳用戶:葉山豪

  • 基于FPGA的OFDM調(diào)制解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)

    正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù),具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn),適合無(wú)線通信的高速化、寬帶化及移動(dòng)化的需求,將成為下一代無(wú)線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對(duì)OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析,指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢(shì);然后針對(duì)OFDM中的信道估計(jì)技術(shù),深入分析了基于FFT級(jí)聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論,在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法,并利用Matlab做了相應(yīng)的仿真比較,驗(yàn)證了它們的有效性。 而后,在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺(tái)。在此平臺(tái)上,對(duì)OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真,并給出了數(shù)據(jù)曲線,通過(guò)分析結(jié)果可正確評(píng)價(jià)OFDM系統(tǒng)在多個(gè)方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求,設(shè)定了合理的參數(shù);然后從調(diào)制器和解調(diào)器的具體組成模塊入手,對(duì)串/并轉(zhuǎn)換,QPSK映射,過(guò)采樣處理,插入導(dǎo)頻,添加循環(huán)前綴,IFFT/FFT,幀同步檢測(cè)等各個(gè)模塊進(jìn)行硬件設(shè)計(jì),詳細(xì)介紹了各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)過(guò)程,并給出了相應(yīng)的仿真波形和參數(shù)說(shuō)明。其中,針對(duì)定點(diǎn)運(yùn)算的局限性,為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式,參與傅立葉反變換和傅立葉變換的運(yùn)算,在系統(tǒng)參數(shù)允許的范圍內(nèi),充分利用了有限資源,提高了系統(tǒng)運(yùn)算精度;然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn),針對(duì)原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時(shí)間過(guò)多,資源占用較大的問(wèn)題,提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案,使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn),結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù),對(duì)整個(gè)OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析,證明了設(shè)計(jì)的可行性。 綜上所述,本文完成了一個(gè)基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。

    標(biāo)簽: FPGA OFDM 調(diào)制解調(diào)器

    上傳時(shí)間: 2013-04-24

    上傳用戶:vaidya1bond007b1

  • 基于FPGA的卷積編碼和維特比譯碼

    在數(shù)字通信中,采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段,并發(fā)揮著越來(lái)越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下,卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu);而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu),還利用了信道的統(tǒng)計(jì)特性,能充分發(fā)揮卷積碼的特點(diǎn),使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開(kāi)始的,對(duì)于概率譯碼最初的序列譯碼,隨著譯碼約束長(zhǎng)度的增加,其譯碼錯(cuò)誤概率可達(dá)到非常小。后來(lái)慢慢地向低性能的簡(jiǎn)單譯碼器演化,對(duì)不太長(zhǎng)的約束長(zhǎng)度,維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí),Viterbi譯碼算法效率很高,速度很快,譯碼器也較簡(jiǎn)單。 目前,卷積碼在數(shù)傳系統(tǒng),尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí),將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過(guò)程中。 首先,簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理,并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次,討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后,介紹了FPGA硬件資源和軟件開(kāi)發(fā)環(huán)境Quartus Ⅱ,包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有,對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后,在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無(wú)交織等不同情況進(jìn)行了仿真,并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明,系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求,從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性,所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。

    標(biāo)簽: FPGA 卷積 編碼 譯碼

    上傳時(shí)間: 2013-04-24

    上傳用戶:zhenyushaw

  • 基于RFID和ZigBee技術(shù)的局域定位系統(tǒng)

        本文介紹了一種基于RFID和ZigBee技術(shù)的室內(nèi)定位系統(tǒng)的設(shè)計(jì)。該設(shè)計(jì)以第二代片上系統(tǒng)CC2530為核心,配合RFID閱讀器和標(biāo)簽、以及一些外圍電路構(gòu)成了硬件定位系統(tǒng)。采用基于接收信號(hào)強(qiáng)度值(RSSI)的定位技術(shù)和最大似然估計(jì)的計(jì)算方法進(jìn)行定位。重點(diǎn)闡述了該定位系統(tǒng)的結(jié)構(gòu)和硬件電路設(shè)計(jì),分析了定位系統(tǒng)的工作原理、軟件流程和定位算法的實(shí)現(xiàn)。實(shí)驗(yàn)證明該定位系統(tǒng)能夠?qū)崿F(xiàn)室內(nèi)局域定位的功能。

    標(biāo)簽: ZigBee RFID 局域 定位系統(tǒng)

    上傳時(shí)間: 2013-11-16

    上傳用戶:13736136189

主站蜘蛛池模板: 花莲市| 碌曲县| 商都县| 舒城县| 永清县| 蓬溪县| 宁明县| 盱眙县| 石首市| 城固县| 樟树市| 内黄县| 昆明市| 宿松县| 竹溪县| 西乌| 洪雅县| 舟曲县| 镇安县| 蒲江县| 星座| 怀集县| 扬州市| 宜春市| 农安县| 麻城市| 安庆市| 三都| 丰城市| 宜宾县| 扎兰屯市| 都匀市| 闽侯县| 分宜县| 金门县| 蒙城县| 阜城县| 达孜县| 六枝特区| 盱眙县| 瑞昌市|