提出一種增加去耦支路損耗抑制電源分配網(wǎng)絡(luò)PDN中并聯(lián)諧振的方法。該方法通過在去耦支路引入一個(gè)串聯(lián)電阻，使PDN的損耗增加，從而抑制PDN并聯(lián)諧振。給出了理論模型，借助Hyperlynx PI仿真軟件在DM642板卡上進(jìn)行仿真實(shí)驗(yàn)。結(jié)果表明，在去耦支路引入一個(gè)0.45 Ω電阻，可將PDN并聯(lián)諧振處的品質(zhì)因數(shù)Q從282抑制到13。同時(shí)，分析了引入電阻對去耦效果的影響。當(dāng)引入電阻小于0.45 Ω時(shí)，可通過增加去耦電容并聯(lián)個(gè)數(shù)來補(bǔ)償引入電阻對去耦的影響。
標(biāo)簽： 電源分配 并聯(lián)諧振 網(wǎng)絡(luò)
上傳時(shí)間： 2013-11-16
上傳用戶：dick_sh
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準(zhǔn)電路。本文在原有Banba帶隙基準(zhǔn)電路的基礎(chǔ)上，通過采用共源共柵電流鏡結(jié)構(gòu)和引入負(fù)反饋環(huán)路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結(jié)果表明：在-40~100 ℃的溫度范圍內(nèi)，輸出電壓擺動(dòng)僅為1.7 mV，在低頻時(shí)達(dá)到100 dB以上的電源抑制比（PSRR），整個(gè)電路功耗僅僅只有30 μA。可以很好地應(yīng)用在低功耗高電源抑制比的LDO芯片設(shè)計(jì)中。
標(biāo)簽： CMOS 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時(shí)間： 2013-10-27
上傳用戶：thesk123
介紹一種高電源抑制比帶隙基準(zhǔn)電路的設(shè)計(jì)與驗(yàn)證
標(biāo)簽： 高電源抑制 帶隙基準(zhǔn) 電路設(shè)計(jì)
上傳時(shí)間： 2013-10-08
上傳用戶：642778338
為提高發(fā)電機(jī)并聯(lián)供電時(shí)負(fù)載分配均衡性，以運(yùn)X飛機(jī)分布式環(huán)形配電網(wǎng)絡(luò)為背景，運(yùn)X飛機(jī)配電系統(tǒng)中的八臺(tái)發(fā)電機(jī)采用分組并聯(lián)的方式接入配電網(wǎng)，選取前艙配電系統(tǒng)上的兩臺(tái)發(fā)電機(jī)，研究當(dāng)兩臺(tái)直流發(fā)電機(jī)分組并聯(lián)時(shí)的負(fù)載分配均衡性條件，以及影響負(fù)載均衡分配的因素，更進(jìn)一步提出負(fù)載均衡分配的解決方法。
標(biāo)簽： 飛機(jī) 環(huán)形配電系統(tǒng) 發(fā)電機(jī) 均衡
上傳時(shí)間： 2013-11-05
上傳用戶：zhanditian
文中提出了一種應(yīng)用于印刷電路板的新穎二維電磁帶隙（MS-EBG）結(jié)構(gòu),其單位晶格由折線縫隙組合與正方形貼片橋接構(gòu)成,以抑制同步開關(guān)噪聲。結(jié)果表明,抑制深度為-30 dB時(shí),與傳統(tǒng)L-bridged EBG結(jié)構(gòu)比較,新EBG結(jié)構(gòu)的阻帶寬度增加1.3 GHz,相對帶寬提高了約10%,能夠有效抑制0.6～5.9 GHz的同步開關(guān)噪聲。
標(biāo)簽： 同步開關(guān)噪聲 電磁 帶隙結(jié)構(gòu)
上傳時(shí)間： 2013-11-07
上傳用戶：qimingxing130
在傳統(tǒng)正溫度系數(shù)電流基礎(chǔ)上,增加兩種不同材料的電阻以實(shí)現(xiàn)帶隙基準(zhǔn)的二階溫度補(bǔ)償,采用具有反饋偏置的折疊共源共柵運(yùn)算放大器,使得所設(shè)計(jì)的帶隙基準(zhǔn)電路,具有較高的精度和溫度穩(wěn)定性。
標(biāo)簽： 高精度 帶隙基準(zhǔn)源
上傳時(shí)間： 2013-10-18
上傳用戶：604759954
摘要：采用共源共柵運(yùn)算放大器作為驅(qū)動(dòng)，設(shè)計(jì)了一種高電源抑制比和低溫度系數(shù)的帶隙基準(zhǔn)電壓源電路，并在TSMC0.18Um CMOS工藝下，采用HSPICE進(jìn)行了仿真.仿真結(jié)果表明：在-25耀115益溫度范圍內(nèi)電路的溫漂系數(shù)為9.69伊10-6/益，電源抑制比達(dá)到-100dB，電源電壓在2.5耀4.5V之間時(shí)輸出電壓Vref的擺動(dòng)為0.2mV，是一種有效的基準(zhǔn)電壓實(shí)現(xiàn)方法.關(guān)鍵詞：帶隙基準(zhǔn)電壓源；電源抑制比；溫度系數(shù)
標(biāo)簽： 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時(shí)間： 2013-11-19
上傳用戶：王成林。
摘要：本文對變壓器磁心氣隙量的各種計(jì)算公式進(jìn)行分析討論.追蹤它們的來源，判別它們的正確性和實(shí)用性。關(guān)鍵詞：磁路定律；磁阻；有效磁路長度；有效磁導(dǎo)率。
標(biāo)簽： 開關(guān)電源變壓器 磁心 計(jì)算
上傳時(shí)間： 2013-11-12
上傳用戶：李夢晗
FPGA設(shè)計(jì)管腳分配注意點(diǎn)
上傳時(shí)間： 2014-12-28
上傳用戶：franktu
在無線通信中，為了對抗信道衰落，人們提出了分集技術(shù)。協(xié)作分集通過共享資源達(dá)到改善通信質(zhì)量、提高通信性能的目的。研究了放大轉(zhuǎn)發(fā)協(xié)作通信系統(tǒng)中的功率分配策略。對于協(xié)作通信系統(tǒng)的功率分配研究了3種方法：迭代法，直接計(jì)算法，理想的窮搜索法。研究表明，迭代法是最佳方案，因?yàn)檫@種方法的迭代次數(shù)可以人為控制，而且性能與理想的窮搜索法相差不大。
上傳時(shí)間： 2013-10-26
上傳用戶：bruce5996
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
