亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

時延算法

  • WiMAX接收機中AGC的算法研究和FPGA實現(xiàn)

    用戶對寬帶無線接入業(yè)務(wù)、尤其是對于寬帶無線化以及移動化的需求日益增加,使無線寬帶接入技術(shù)WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技術(shù))應(yīng)運而生、迅猛發(fā)展,成為這兩年業(yè)界關(guān)注的焦點。除了通常的互聯(lián)網(wǎng)接入應(yīng)用外,它還將在提供IPTV和VOIP等寬帶業(yè)務(wù)方面取得成功,它還有可能成為一種先進(jìn)的4G蜂窩電話技術(shù)。WiMAX未來將進(jìn)入蜂窩電話、筆記本電腦和機頂盒等應(yīng)用中。 本文在介紹WiMAX傳輸標(biāo)準(zhǔn)802.16d基礎(chǔ)上,詳細(xì)闡述了WiMAX接收機中信道解調(diào)芯片中的自動增益控制(Automatic Gain Control,AGC)部分。首先介紹了自動增益控制系統(tǒng)的基本組成和其主要特性指標(biāo),通過對一個步進(jìn)式AGC的分析,得到AGC模型的輸出公式。然后針對WiMAX接收機內(nèi)AGC系統(tǒng)中的模數(shù)轉(zhuǎn)換器以及AGC電路進(jìn)行介紹和理論分析。本文采用SPW(Signal Processing WorkSystem)模型對AGC電路基本結(jié)構(gòu)的算法分析,并結(jié)合仿真結(jié)果對AGC電路做了詳盡解說并對參數(shù)進(jìn)行了解釋說明。 最后給出了基于SPW和FPGA(Field Programmable Gate Array)驗證的結(jié)果。通過SPW對AGC進(jìn)行了單獨的性能測試,并結(jié)合整個系統(tǒng)的性能測試來說明AGC可以和系統(tǒng)的其他模塊協(xié)同工作。在FPGA測試中,可以證明用Verilog實現(xiàn)后AGC也同樣能較好的工作。 本文實現(xiàn)的基于導(dǎo)頻的步進(jìn)式的數(shù)字AGC是針對WiMAX系統(tǒng)的自動增益控制電路提出的解決方案。此算法結(jié)合WiMAX系統(tǒng)的傳輸方式,提出的算法具有迅速鎖定信號的特點,能夠滿足WiMAX系統(tǒng)的要求。同時,由于各種關(guān)鍵參數(shù)設(shè)計為寄存器可配的方式,具有很好的靈活性,也就具有了更高的移植性,可以作為一種通用的數(shù)字AGC算法。

    標(biāo)簽: WiMAX FPGA AGC 接收

    上傳時間: 2013-04-24

    上傳用戶:zhanditian

  • 常模算法的FPGA實現(xiàn)

    常模信號是一類非常重要的信號,而專門應(yīng)用于常模信號的常模算法[1]具有復(fù)雜度較低、實現(xiàn)起來比較簡單、對陣列模型的偏差不敏感等顯著的優(yōu)點。因此,常模算法引起了眾多學(xué)者的廣泛關(guān)注。近年來,常模算法在多用戶檢測領(lǐng)域[2]的研究越來越受到諸多學(xué)者的關(guān)注。不僅如此,常模算法在其他領(lǐng)域也是備受矚目,如常模算法在盲均衡以及波束形成等領(lǐng)域的應(yīng)用也是目前研究的熱點。除此之外,常模算法已經(jīng)不僅僅局限在應(yīng)用于常模信號,也可應(yīng)用于多模信號[3]等。 本文對常模算法在多用戶檢測領(lǐng)域的應(yīng)用以及FPGA[4]實現(xiàn)作了較多的研究工作,共分六章進(jìn)行闡述。第一章為緒論,介紹了論文相關(guān)背景和本文的結(jié)構(gòu);第二章首先對常模算法作了理論分析,并改進(jìn)了傳統(tǒng)的2-2型常模算法,我們稱之為M2-2CMA,它在誤碼率性能上有一些改善;之后在MATLAB平臺上搭建了仿真平臺,分析了常模算法在多用戶檢測中的應(yīng)用;第三章研究了相關(guān)文獻(xiàn),簡單介紹了FPGA概念及其設(shè)計流程和設(shè)計方法,并對VerilogHDL以及Quartus軟件做了簡要介紹;第四章則詳細(xì)介紹了常模算法的FPGA實現(xiàn),用一種基于統(tǒng)計數(shù)據(jù)的方法確定了數(shù)據(jù)位長及精度,提出了其實現(xiàn)的系統(tǒng)框圖,并詳細(xì)闡述了各主要模塊的設(shè)計與實現(xiàn),同時給出了最后的報告文件以及最高數(shù)據(jù)處理速度;第五章則在MATLAB平臺和QuartuslI的基礎(chǔ)上搭建了一個仿真平臺,借助于平臺分析了2-2型常模算法移植到FPGA平臺后的性能,對不同的精度對系統(tǒng)性能的影響做了討論,也統(tǒng)計了不同信噪比、多址干擾下的誤碼率性能。最后一章是對全文的總結(jié)和對未來的展望。

    標(biāo)簽: FPGA 算法

    上傳時間: 2013-06-23

    上傳用戶:hzy5825468

  • 高吞吐量LDPC碼編碼構(gòu)造及其FPGA實現(xiàn)

    低密度校驗碼(LDPC,Low Density Parity Check Code)是一種性能接近香農(nóng)極限的信道編碼,已被廣泛地采用到各種無線通信領(lǐng)域標(biāo)準(zhǔn)中,包括我國的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個,分別是結(jié)合準(zhǔn)循環(huán)(QC,Quasi Cyclic)移位結(jié)構(gòu)的單次擴展構(gòu)造和類似重復(fù)累積(RA,Repeat Accumulate)碼構(gòu)造。相應(yīng)地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實現(xiàn)簡單,但是吞吐量不高,且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后,結(jié)合編譯碼器綜合實現(xiàn)的復(fù)雜度考慮,提出了一種切實可行的基于二次擴展(Dex,Duplex Expansion)的QC-LDPC碼構(gòu)造方法,以實現(xiàn)高吞吐量的LDPC碼收發(fā)端;并且充分利用該類碼校驗矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點,結(jié)合RU算法,提出了一種新編碼器的設(shè)計方案。 基于二次擴展的QC-LDPC碼構(gòu)造方法,是通過對母矩陣先后進(jìn)行亂序擴展(Pex,Permutation Expansion)和循環(huán)移位擴展(CSEx,Cyclic Shift Expansion)實現(xiàn)的。在此基礎(chǔ)上,為了實現(xiàn)可變碼長、可變碼率,一般編譯碼器需同時支持多個亂序擴展和循環(huán)移位擴展的擴展因子。本文所述二次擴展構(gòu)造方法的特點在于,固定循環(huán)移位擴展的擴展因子大小不變,支持多個亂序擴展的擴展因子,使得譯碼器結(jié)構(gòu)得以精簡;構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu),便于硬件實現(xiàn);(偽)隨機生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能,是對硬件實現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用,使得實現(xiàn)復(fù)雜度近似與碼長成正比。考慮到吞吐量的要求,新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換(FS,F(xiàn)orward Substitution)模塊,同時簡化了流水線結(jié)構(gòu),由原先RU算法的6級降低為4級;為了縮短編碼延時,設(shè)計時安排每一級流水線計算所需的時鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計方案具有以下優(yōu)勢:相比RU算法,新方案對可變碼長、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節(jié)省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明,上述基于二次擴展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端,在實際應(yīng)用中具有很高的價值。 目前,LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法,及其對應(yīng)的編碼算法,也必將成為信道編碼理論未來的研究重點。

    標(biāo)簽: LDPC FPGA 吞吐量 編碼

    上傳時間: 2013-07-26

    上傳用戶:qoovoop

  • 基于DVD應(yīng)用的RS編譯碼器的研究

    糾錯碼技術(shù)是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發(fā)錯誤,在深空通信、移動通信、磁盤陣列、光存儲及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 DVD是一種高容量的存儲媒質(zhì)。DVD技術(shù)的應(yīng)用很廣泛,在數(shù)字技術(shù)中占有重要地位。DVD系統(tǒng)中采用里德-所羅門乘積碼(RS-PC:Reed-Solomon ProductCode)進(jìn)行糾錯,RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發(fā)階段具有安全、方便、可隨時修改設(shè)計等不可替代的優(yōu)點,在電子系統(tǒng)中采用FPGA可以極大的提升硬件系統(tǒng)設(shè)計的靈活性,可靠性,同時提高硬件開發(fā)的速度和降低系統(tǒng)的成本。FPGA的固有優(yōu)點使其得到越來越廣泛的應(yīng)用,F(xiàn)PGA設(shè)計技術(shù)也被越來越多的設(shè)計人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法,提出RS編碼器實現(xiàn)方案,詳細(xì)分析了譯碼器的ME算法和改進(jìn)BM算法的實現(xiàn),針對ME算法提出了一種流水線結(jié)構(gòu)的糾刪糾錯RS譯碼器實現(xiàn)方案,在譯碼器復(fù)雜度和延時上作了折衷,降低了譯碼器的復(fù)雜度并提高了最高工作頻率,利用有限域乘法器的特性對編譯碼電路進(jìn)行優(yōu)化。這些技術(shù)的采用大大的提高了RS編譯碼器的效率,節(jié)省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設(shè)計并成功實現(xiàn)了RS(208,192)編譯碼器。

    標(biāo)簽: DVD RS編譯碼

    上傳時間: 2013-07-20

    上傳用戶:xinshou123456

  • 圖像壓縮和AES加密算法的實現(xiàn)

    本文對基于FPGA的CCSDS圖像壓縮和AES加密算法的實現(xiàn)進(jìn)行了研究。主要完成的工作有: (1)深入研究CCSDS圖像壓縮算法,并根據(jù)其編碼方案,設(shè)計并實現(xiàn)了相應(yīng)的編解碼器。從算法性能和硬件實現(xiàn)復(fù)雜度兩個方面,將該算法與具有類似算法結(jié)構(gòu)的JPEG2000和SPIHT圖像壓縮算法作比較分析; (2)利用硬件描述語言VerilogHDL實現(xiàn)CCSDS圖像壓縮算法和AES加密算法; (3)優(yōu)化算法復(fù)雜度較大的功能模塊,如小波變換模塊等。使用雙端口內(nèi)存模塊增加數(shù)據(jù)讀寫速度,利用DSP塊處理核心運算單元,從而很大程度上提高了模塊的運行速度,并降低了芯片的使用面積; (4)設(shè)計并實現(xiàn)系統(tǒng)的模塊級流水線,在幾乎不增加占用芯片面積的情況下,提高了系統(tǒng)的數(shù)據(jù)吞吐量; (5)在QuartusⅡ和ModelSim仿真環(huán)境下對該系統(tǒng)進(jìn)行模塊級和系統(tǒng)級的功能仿真、時序仿真和驗證。在硬件系統(tǒng)測試階段,設(shè)計并實現(xiàn)FPGA與PC機的串口通信模塊,提高了系統(tǒng)驗證的工作效率。

    標(biāo)簽: AES 圖像壓縮 加密算法

    上傳時間: 2013-05-19

    上傳用戶:1757122702

  • 基于FPGA的Turbo碼編譯碼器研究與實現(xiàn)

    本文以Turbo碼編譯碼器的FPGA實現(xiàn)為目標(biāo),對Turbo碼的編譯碼算法和用硬件語言將其實現(xiàn)進(jìn)行了深入的研究。 首先,在理論上對Turbo碼的編譯碼原理進(jìn)行了介紹,確定了Max-log-MAF算法的譯碼算法,結(jié)合CCSDS標(biāo)準(zhǔn),在實現(xiàn)編碼器時,針對標(biāo)準(zhǔn)中給定的幀長、碼率與交織算法,以及偽隨機序列模塊與幀同步模塊,提出了相應(yīng)解決方案;而在相應(yīng)的譯碼器設(shè)計中,采用了FPGA設(shè)計中“自上而下”的設(shè)計方法,權(quán)衡硬件實現(xiàn)復(fù)雜度與處理時延等因素,優(yōu)先考慮面積因素,提高元件的重復(fù)利用率和降低電路復(fù)雜度,來實現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個系統(tǒng)分割成不同的功能模塊,分別闡述了實現(xiàn)過程。 然后,基于Verilog HDL 設(shè)計出12位固點數(shù)據(jù)的Turbo編譯碼器以及仿真驗證平臺,與用Matlab語言設(shè)計的相同指標(biāo)的浮點數(shù)據(jù)譯碼器進(jìn)行性能比較,得到該設(shè)計的功能驗證。 最后,研究了Tuxbo碼譯碼器幾項最新技術(shù),如滑動窗譯碼,歸一化處理,停止迭代技術(shù)結(jié)合流水線電路設(shè)計,將改進(jìn)后的譯碼器與先前設(shè)計的譯碼器分別在ISE開發(fā)環(huán)境中針對目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合,證實了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量,減少譯碼時延和存儲器面積從而降低功耗。

    標(biāo)簽: Turbo FPGA 編譯碼器

    上傳時間: 2013-04-24

    上傳用戶:haohaoxuexi

  • 雷達(dá)信號預(yù)處理算法的研究

    在VTS(Vessel Tramc Services船舶交管系統(tǒng))系統(tǒng)中,雷達(dá)信號的處理器的能力己成為制約雷達(dá)目標(biāo)錄取、跟蹤處理能力和可靠性以及整個VTS系統(tǒng)工作的主要因素。隨著區(qū)域性VTS的建立,要求將雷達(dá)信號以最高的質(zhì)量和最低的代價遠(yuǎn)距離傳輸,而達(dá)到這一要求的關(guān)鍵技術(shù)環(huán)節(jié)一雷達(dá)信息的壓縮處理也將受到雷達(dá)信號預(yù)處理系統(tǒng)的影響。 因此,研究更有效的VTS雷達(dá)信號預(yù)處理系統(tǒng)是一項很有價值和實際意義的工作。本文是在前人研究成果的基礎(chǔ)上,面向?qū)嶋H應(yīng)用的需求,主要研究VTS雷達(dá)信號預(yù)處理算法的設(shè)計方法和實現(xiàn)手段,設(shè)計完成了一個數(shù)字化的雷達(dá)原始信號實時采集與處理系統(tǒng)。 本設(shè)計主要包括雷達(dá)信號的采集、雜波抑制處理以及與DSP芯片的信號傳輸。在硬件結(jié)構(gòu)上,本設(shè)計采用FPGA完成信號的采集、CFAR處理和雷達(dá)信號檢測器的設(shè)計,將大量的以前需要由DSP芯片來完成的算法移植到FPGA中實現(xiàn),大大減輕了DSP芯片的工作壓力,也減小了系統(tǒng)的體積。 在算法研究中,設(shè)計中重點討論了雜波的抑制方法和目標(biāo)的檢測方法。本文在研究了大量現(xiàn)有的雷達(dá)信號雜波抑制及信號檢測的算法的基礎(chǔ)上,比較了各種算法的優(yōu)劣,最終選擇了一種適合本次設(shè)計要求的CFAR算法和雙極點濾波雷達(dá)信號檢測器在FPGA中實現(xiàn)。 論文中對設(shè)計中所采用的方法給出了理論分析、試驗仿真結(jié)果和試驗實際調(diào)試結(jié)果。通過本文所述的設(shè)計和實驗,本文設(shè)計的雷達(dá)信號預(yù)處理系統(tǒng)對雷達(dá)視頻信號的采集與傳輸都有很好的效果,所選用的雜波處理算法對雷達(dá)雜波、雨雪雜波和陸地回波都具有較好的抑制作用,能有效地處理雷達(dá)雜波中的尖峰成分,使信噪比得到較大改善。

    標(biāo)簽: 雷達(dá)信號 法的研究 預(yù)處理

    上傳時間: 2013-04-24

    上傳用戶:pei5

  • 基于FPGA的圖像處理算法及壓縮編碼

    本文以“機車車輛輪對動態(tài)檢測裝置”為研究背景,以改進(jìn)提升裝置性能為目標(biāo),研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實現(xiàn)圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標(biāo)準(zhǔn)的基本系統(tǒng)。本文使用硬件描述語言Verilog,以RedLogic的RVDK開發(fā)板作為硬件平臺,在開發(fā)工具OUARTUS2 6.0和MODELSIM SE 6.1B環(huán)境中完成軟核的設(shè)計與仿真驗證。 數(shù)據(jù)采集部分完成的功能是將由模擬攝像機拍攝到的圖像信號進(jìn)行數(shù)字化,然后從數(shù)據(jù)流中提取有效數(shù)據(jù),加以適當(dāng)裁剪,最后將奇偶場圖像數(shù)據(jù)合并成幀,存儲到存儲器中。數(shù)字化及碼流產(chǎn)生的功能由SAA7113芯片完成,由FPGA對SAA7113芯片初始化設(shè)置、控制,并對數(shù)字化后的數(shù)據(jù)進(jìn)行操作。 圖像處理算法部分考慮到實時性與算法復(fù)雜度等因素,從裝置的圖像處理流程中有選擇性地實現(xiàn)了直方圖均衡化、中值濾波與邊緣檢測三種圖像處理算法。 壓縮編碼部分依據(jù)JPEG標(biāo)準(zhǔn)基本系統(tǒng)順序編碼模式,在FPGA上實現(xiàn)了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數(shù)DPCM(Differential Pulse Code Modulation)編碼、交流系數(shù)RLC(Run Length code)編碼、霍夫曼編碼等主要步驟,最后用實際的圖像數(shù)據(jù)塊對系統(tǒng)進(jìn)行了驗證。

    標(biāo)簽: FPGA 圖像處理 壓縮編碼 算法

    上傳時間: 2013-04-24

    上傳用戶:qazwsc

  • 網(wǎng)絡(luò)路由器報文交換算法及實現(xiàn)

    隨著現(xiàn)代互聯(lián)網(wǎng)規(guī)模的不斷擴大,網(wǎng)絡(luò)數(shù)據(jù)流量迅速增長,傳統(tǒng)的路由器已經(jīng)無法滿足網(wǎng)絡(luò)的交換和路由需求。當(dāng)前,新一代路由器普遍利用了交換式路由技術(shù),通過使用交換背板以充分利用公共通信鏈路,有效的提高了鏈路的利用率,并使各通信節(jié)點的并行通信成為可能。硬件系統(tǒng)設(shè)計中結(jié)合了專用網(wǎng)絡(luò)處理器,可編程器件各自的特點,采用了基于ASIC,F(xiàn)PGA,CPLD硬件結(jié)構(gòu)模塊化的設(shè)計方法。基于ASIC技術(shù)體系的GSR的出現(xiàn),使得路由器的性能大大提高。但是,這種路由器主要滿足數(shù)據(jù)業(yè)務(wù)(文字,圖象)的傳送要求,不能解決全業(yè)務(wù)(語音,數(shù)據(jù),視頻)數(shù)據(jù)傳送的需要。隨著網(wǎng)絡(luò)規(guī)模的擴大,矛盾越來越突出,而基于網(wǎng)絡(luò)處理器技術(shù)的新一代路由器,從理論上提出了解決GSR所存在問題的解決方案。 基于網(wǎng)絡(luò)路由器技術(shù)實現(xiàn)的路由器,采用交換FPGA芯片硬件實現(xiàn)的方式,對路由器內(nèi)部各種單播、多播數(shù)據(jù)包進(jìn)行路由轉(zhuǎn)發(fā),實現(xiàn)網(wǎng)絡(luò)路由器與外部數(shù)據(jù)收發(fā)芯片的數(shù)據(jù)通信。本文主要針對路由器內(nèi)部交換FPGA芯片數(shù)據(jù)轉(zhuǎn)發(fā)流程的特點,分析研究了傳統(tǒng)交換FPGA所采用的交換算法,針對簡單FIFO算法所產(chǎn)生的線頭阻塞現(xiàn)象,結(jié)合虛擬輸出隊列(VOQ)機制及隊列仲裁算法(RRM)的特點,并根據(jù)實際設(shè)計中各外圍接口芯片,給出了一種消除數(shù)據(jù)轉(zhuǎn)發(fā)過程中出現(xiàn)的線頭阻塞的iSLIP改進(jìn)算法。針對實際網(wǎng)絡(luò)單播、多播數(shù)據(jù)包在數(shù)據(jù)轉(zhuǎn)發(fā)處理過程的不同,給出了實際的解決方案。并對FPGA外部SSRAM包緩存帶寬的利用,數(shù)據(jù)轉(zhuǎn)發(fā)的包亂序現(xiàn)象及FPGA內(nèi)部環(huán)回數(shù)據(jù)包的處理流程作了分析并提出了解決方案,有效的提高了路由器數(shù)據(jù)交換性能。 根據(jù)設(shè)計方案所采用的算法的實現(xiàn)方式,結(jié)合FPGA內(nèi)部部分關(guān)鍵模塊的功能特點及性能要求,給出了交換FPGA內(nèi)部可用BlockRam資源合理的分配方案及部分模塊的設(shè)計實現(xiàn),滿足了實際的設(shè)計要求。所有處理模塊均在xilinx公司的FPGA芯片中實現(xiàn)。

    標(biāo)簽: 網(wǎng)絡(luò) 報文交換 算法 路由器

    上傳時間: 2013-04-24

    上傳用戶:牛布牛

  • 指紋識別認(rèn)證算法硬件實現(xiàn)

    指紋識別作為生物特征識別的一種,在身份識別上有著其他手段不可比擬的優(yōu)越性:人的指紋具有唯一性和穩(wěn)定性;隨著指紋傳感器性能的提高和價格的降低.指紋的采集相對容易;指紋識別算法已經(jīng)比較成熟

    標(biāo)簽: 指紋識別 算法 硬件實現(xiàn)

    上傳時間: 2013-07-28

    上傳用戶:chongcongying

主站蜘蛛池模板: 文山县| 阿荣旗| 乐昌市| 肃宁县| 汾西县| 延安市| 平邑县| 巴里| 织金县| 濮阳县| 思茅市| 进贤县| 柘荣县| 虹口区| 永城市| 明光市| 买车| 阜阳市| 宣汉县| 临汾市| 额尔古纳市| 乐平市| 高台县| 连城县| 长寿区| 汉寿县| 留坝县| 云南省| 望谟县| 定结县| 大姚县| 洛扎县| 茂名市| 新晃| 南雄市| 贡嘎县| 莎车县| 淮滨县| 长兴县| 东至县| 阿克苏市|