<noscript id="a24yo"></noscript>
雙線性變換的頻率對應(yīng)關(guān)系雙線性變換法雖然避免了“頻率混疊效應(yīng)”，但出現(xiàn)了模擬頻率與數(shù)字頻率為一種非線性的關(guān)系情形。即：可見：模擬濾波器與數(shù)字濾波器的響應(yīng)在對應(yīng)的頻率關(guān)系上發(fā)生了“畸變”，也造成了相位的非線性變化，這是雙線性變換法的主要缺點(diǎn)。具體而言，在上刻度為均勻的頻率點(diǎn)映射到上時(shí)變成了非均勻的點(diǎn)，而且隨頻率增加越來越密。 雙線性變換法除了不能用于線性相位濾波器設(shè)計(jì)外，仍然是應(yīng)用最為廣泛的設(shè)計(jì)IIR數(shù)字濾波器的方法。
標(biāo)簽： IIR 雙線性變換 數(shù)字濾波器
上傳時(shí)間： 2013-10-12
上傳用戶：aysyzxzm
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種： 系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級（algorithm）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級（switch-level）：描述器件中三極管和儲存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計(jì)。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動(dòng)時(shí)間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2013-11-23
上傳用戶：青春給了作業(yè)95
CodeWarrior Development Studio for Microcontrollers v10.2 集成了 RS08, HCS08, ColdFire, ColdFire+, Kinetis, Qorivva MPC56xx和 DSC 架構(gòu)的開發(fā)工具于一個(gè)基于Eclipse的開放開發(fā)工具平臺上。這次課程將介紹關(guān)于Eclipse的基礎(chǔ)知識和CodeWarrior for MCU v10.2的一些新特性。
標(biāo)簽： Microcontrollers CodeWarrior Development Studio
上傳時(shí)間： 2013-11-17
上傳用戶：6546544
Javal．4引入的NIO包里，最引人注目的是加入了非阻塞I／O。和IO包提供的阻塞模型不同，NIO在對一個(gè)非阻塞的連接進(jìn)行操作時(shí)，調(diào)用會立即返回，而不是掛起等待.
標(biāo)簽： Java NIO 反應(yīng)器 模式
上傳時(shí)間： 2013-10-19
上傳用戶：asdfasdfd
Chirp信號是一個(gè)典型的非平穩(wěn)信號，在通信、聲納、雷達(dá)等領(lǐng)域具有廣泛的應(yīng)用，為了更好的顯示其特性，文中首先介紹了各個(gè)算法的定義和公式，然后用各種時(shí)頻分析方法對該信號以及該信號添加單頻正弦噪聲信號進(jìn)行分析，比較各類方法的特點(diǎn)，通過分析和比較可知希爾伯特黃變換在處理該信號具有很好的聚集性以及對單頻噪聲也有很好的辨別能力。最后用MATLAB軟件進(jìn)行仿真得到結(jié)果。
標(biāo)簽： Chirp 信號 時(shí)頻分析 特征
上傳時(shí)間： 2013-11-20
上傳用戶：wqxstar
《C程序設(shè)計(jì)語言》是由C語言的設(shè)計(jì)者Brian W. Kernighan和Dennis M. Ritchie編寫的一部介紹標(biāo)準(zhǔn)C語言及其程序設(shè)計(jì)方法的權(quán)威性經(jīng)典著作。全面、系統(tǒng)地講述了C語言的各個(gè)特性及程序設(shè)計(jì)的基本方法，包括基本概念、類型和表達(dá)式、控制流、函數(shù)與程序結(jié)構(gòu)、指針與數(shù)組、結(jié)構(gòu)、輸入與輸出、UNIX系統(tǒng)接口、標(biāo)準(zhǔn)庫等內(nèi)容?！禖程序設(shè)計(jì)語言》的講述深入淺出，配合典型例證，通俗易懂，實(shí)用性強(qiáng)，適合作為大專院校計(jì)算機(jī)專業(yè)或非計(jì)算機(jī)專業(yè)的C語言教材，也可以作為從事計(jì)算機(jī)相關(guān)軟硬件開發(fā)的技術(shù)人員的參考書。 在計(jì)算機(jī)發(fā)展的歷史上，沒有哪一種程序設(shè)計(jì)語言像C語言這樣應(yīng)用如此廣泛。
標(biāo)簽： C程序設(shè)計(jì) 語言
上傳時(shí)間： 2013-11-20
上傳用戶：2728460838
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種： 系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級（algorithm）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級（switch-level）：描述器件中三極管和儲存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計(jì)。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動(dòng)時(shí)間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2014-12-04
上傳用戶：cppersonal
具有OBFL功能的電路板經(jīng)配置后，可以把故障相關(guān)數(shù)據(jù)存儲在非易失性存儲器中，并可在日后加以檢索和顯示以用于故障分析。這些故障記錄有助于電路板故障的事后檢查。要實(shí)現(xiàn)OBFL系統(tǒng)功能，需要同時(shí)使用軟硬件。在硬件方面，需要：a)確定給出電路板件故障信息的板載OBFL資源(如溫度感應(yīng)器、存儲器、中斷資源、電路板ID，等等)；b)在電路板或者系統(tǒng)出現(xiàn)故障時(shí)用以保存故障信息的板載非易失性存儲。OBFL軟件的作用是在正常的電路板運(yùn)行以及電路板故障期間配置電路板變量并將其作為OBFL記錄存儲在非易失性存儲中。OBFL軟件還應(yīng)具備一定的智能，能夠分析多項(xiàng)出錯(cuò)事件、記錄和歷史故障記錄，以逐步縮小范圍的方式確認(rèn)故障原因。這種分析可以大大減輕故障排查工作，否則將有大量的OBFL記錄需要故障分析工程師手動(dòng)核查。
上傳時(shí)間： 2013-10-30
上傳用戶：dapangxie
針對電力系統(tǒng)開關(guān)柜內(nèi)電纜頭容易發(fā)熱產(chǎn)生故障的問題，提出了一套以紅外測溫技術(shù)和Zigbee無線通信技術(shù)為基礎(chǔ)的溫度檢測系統(tǒng)，實(shí)現(xiàn)了對高壓電纜的非接觸性測溫和遠(yuǎn)距離的數(shù)據(jù)傳輸。采用專用的紅外測溫探頭對電纜接頭進(jìn)行檢測，利用Zigbee無線傳輸網(wǎng)絡(luò)收集各處的溫度值，傳輸至專用的監(jiān)控后臺。整個(gè)系統(tǒng)由紅外測溫探頭、通信控制模塊、通信中繼器和遠(yuǎn)程監(jiān)控系統(tǒng)四個(gè)部分組成。系統(tǒng)在電纜接頭的溫度異常時(shí)可提前預(yù)警，防止事故的擴(kuò)大，并可定位故障點(diǎn)，節(jié)約檢修時(shí)間，提高電力系統(tǒng)的安全可靠性。
標(biāo)簽： Zigbee 電纜頭 溫度監(jiān)測
上傳時(shí)間： 2015-01-02
上傳用戶：colinal
檢測技術(shù)及儀表的地位與作用1.1. 1檢測儀表的地位與作用一、 檢測儀表 檢測――對研究對象進(jìn)行測量和試驗(yàn)，取得定量信息和定性信息的過程。檢測儀表――專門用于“測試”或“檢測”的儀表。二、 地位與作用：１、 科學(xué)研究的手段 諾貝爾物理和化學(xué)獎(jiǎng)中有1/4是屬于測試方法和儀器創(chuàng)新。２、 促進(jìn)生產(chǎn)的主流環(huán)節(jié)３、 國民經(jīng)濟(jì)的“倍增器”４、 軍事上的戰(zhàn)斗力５、 現(xiàn)代生活的好幫手６、 信息產(chǎn)業(yè)的源頭1.1.2 檢測技術(shù)是儀器儀表的技術(shù)基礎(chǔ)一、非電量的電測法――把非電量轉(zhuǎn)換為電量來測量 優(yōu)越性：１）便于擴(kuò)展測量的幅值范圍(量程) ２）便于擴(kuò)寬的測量的頻率范圍(頻帶) ?。常┍阌趯?shí)現(xiàn)遠(yuǎn)距離的自動(dòng)測量 4) 便于與計(jì)算機(jī)技術(shù)相結(jié)合, 實(shí)現(xiàn)測量的智能化和網(wǎng)絡(luò)化二、現(xiàn)代檢測技術(shù)的組成： 電量測量技術(shù)、傳感器技術(shù)非電量電測技術(shù)。三、儀器儀表的理論基礎(chǔ)和技術(shù)基礎(chǔ)――實(shí)質(zhì)就是“檢測技術(shù)”。 “檢測技術(shù)”＋ “應(yīng)用要求”＝儀器儀表 1.2 傳感器概述1.2. 1傳感器的基本概念一、 傳感器的定義國家標(biāo)準(zhǔn)定義――“能感受（或響應(yīng)）規(guī)定的被測量并按照一定規(guī)律轉(zhuǎn)換成可用信號輸出的器件或裝置。”（當(dāng)今電信號最易于處理和便于傳輸） 通常定義――“能把外界非電信息轉(zhuǎn)換成電信號輸出的器件或裝置”或“能把非電量轉(zhuǎn)換成電量的器件或裝置”。二、 敏感器的定義――把被測非電量轉(zhuǎn)換為可用非電量的器件或裝置１、當(dāng) 即被測非電量X正是傳感器所能接受和轉(zhuǎn)換的非電量(即可用非電量)Z時(shí)，可直接用傳感器將被測非電量X轉(zhuǎn)換成電量Y。 ２、當(dāng) 即被測非電量X不是傳感器所能接受和轉(zhuǎn)換的非電量(即可用非電量)Z時(shí)，就需要在傳感器前面增加一個(gè)敏感器，把被測非電量X轉(zhuǎn)換為該傳感器能夠接受和轉(zhuǎn)換的非電量(即可用非電量)Z。
上傳時(shí)間： 2013-10-08
上傳用戶：2728460838
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
