赫夫曼編譯碼器： 用哈夫曼編碼進行通信可以大大提高信道利用率，縮短信息傳輸時間，降低傳輸成本。但是，這要求在發送端通過一個編碼系統對待傳數據預先編碼，在接收端將傳來的數據進行譯碼（復原）。對于雙工信道（即可以雙向傳輸信息的信道），每端都需要一個完整的編/譯碼系統。試為這樣的信息收發站寫一個哈夫曼碼的編/譯碼系統。 [基本要求]一個完整的系統應具有以下功能： （1）I：初始化（Initialization）。從終端讀入字符集大小n，以及n個字符和n個權值，建立哈夫曼樹，并將它存于文件hfmTree中。 （2）E：編碼（Encoding）。利用已建好的哈夫曼樹（如不在內存，則從文件hfmTree中讀入），對文件ToBeTran中的正文進行編碼，然后將結果存入文件CodeFile中。 （3）D：譯碼（Decoding）。利用已建好的哈夫曼樹將文件CodeFile中的代碼進行譯碼，結果存入文件TextFile中。 （4）P：印代碼文件（Print）。將文件CodeFile以緊湊格式顯示在終端上，每行50個代碼。同時將此字符形式的編碼文件寫入文件CodePrin中。 （5）T：印哈夫曼樹（Tree printing）。將已在內存中的哈夫曼樹以直觀的方式（樹或凹入表形式）顯示出，同時將此字符形式的哈夫曼樹寫入文件TreePrint中。
標簽： 赫夫曼編譯碼 編碼 信道 利用率
上傳時間： 2016-04-17
上傳用戶：zaizaibang
分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。 偶數倍分頻：偶數倍分頻應該是大家都比較熟悉的分頻，通過計數器計數是完全可以實現的。如進行N倍偶數分頻，那么可以通過由待分頻的時鐘觸發計數器計數，當計數器從0計數到N/2-1時，輸出時鐘進行翻轉，并給計數器一個復位信號，使得下一個時鐘從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。
標簽： altera FPGA PLL 分頻器
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
摘要: 基于AT89C2051 單片機設計步進電機的驅動電路. 以單片機AT89C2051 和移位寄存器CD4094 為主要元 件構建步進電機驅動電路, 電路以CP 脈沖為復位信號, 提高了電路的抗干擾能力. 該電路在多套系統中獲得了成功 應用, 具有靈活方便、適用范圍廣等特點.
標簽： C2051 2051 89C AT
上傳時間： 2016-07-09
上傳用戶：wanqunsheng
上傳時間： 2014-01-03
上傳用戶：頂得柱
用JSP編寫的線上問卷調查系統，提供JSP及JavaBean源始碼
標簽： JSP 系統
上傳時間： 2016-07-31
上傳用戶：123456wh
七號信令解碼器，N多人多年心血，奉獻給需要的人，有問題請email:leafboyman@tom.com
標簽： 七號信令 解碼器
上傳時間： 2016-08-02
上傳用戶：love_stanford
本程式碼是一個簡單的股票分析系統，分為server與client兩端，客戶可以從client端看到當前的股票價錢訊息，而系統編輯者只需要從server端去輸入那一則股票價錢有變動即可。
標簽： 程式 分 股票 系統
上傳時間： 2016-08-24
上傳用戶：sdq_123
本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計，包括偶數分頻、非 50％占空比和 50％占空比的奇數分頻、半整數 （N+0.5）分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合，形成可使 用的電路，并在 ModelSim 上進行驗證。
標簽： FPGA CPLD VHDL 分頻器
上傳時間： 2013-12-15
上傳用戶：從此走出陰霾
程序提供了一種2選1選擇器的算法，只需稍加即可改成n選1選擇器。哇！
標簽： 程序 選擇器 算法
上傳時間： 2014-01-02
上傳用戶：ynsnjs
該模塊為分頻器，將1KHZ的時鐘頻率分頻成每分鐘一次的時鐘頻率 事實上，該源碼可以實現任意整數的分頻，主要讓N的值設置好相應的數字
標簽： 模塊 分頻器
上傳時間： 2013-12-30
上傳用戶：xlcky
蟲蟲下載站版權所有 京ICP備2021023401號-1
