可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間： 2013-04-24
上傳用戶：ziyu_job1234
采用現(xiàn)場可編程門陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間，以至于許多設(shè)計(jì)者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價(jià)來提高編制速度。電路編制過程中大部分時(shí)間花費(fèi)在布線階段，因此有效的布線算法能極大地減少布線時(shí)間。 許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點(diǎn)：基于SAT的布線算法在可擴(kuò)展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實(shí)際問題具有嚴(yán)格的布線約束條件時(shí)，它在布線方案的收斂方面存在很大困難?；诖?，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個(gè)基于SRAM的對稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對象，該模型僅需3個(gè)適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺上運(yùn)行，選擇了美國北卡羅來納州微電子中心的20個(gè)大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對每個(gè)電路都生成30個(gè)布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運(yùn)行。 2、詳細(xì)研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動的布線算法PathFinder，一種快速的時(shí)延驅(qū)動的布線算法VPR430和一種協(xié)商A
上傳時(shí)間： 2013-05-18
上傳用戶：ukuk
·《新型單片機(jī)開關(guān)電源的設(shè)計(jì)與應(yīng)用》
標(biāo)簽： 單片機(jī) 開關(guān)電源
上傳時(shí)間： 2013-07-21
上傳用戶：kelimu
基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)
上傳時(shí)間： 2013-08-07
上傳用戶：2467478207
基于VHDL語言的一個(gè)新型串行數(shù)字通信模塊。
標(biāo)簽： VHDL 串行 數(shù)字通信 模塊
上傳時(shí)間： 2013-08-09
上傳用戶：bvdragon
基于FPGA的新型數(shù)據(jù)位同步時(shí)鐘提取(CDR)實(shí)現(xiàn)方法
標(biāo)簽： FPGA CDR 數(shù)據(jù) 位同步時(shí)鐘
上傳時(shí)間： 2013-08-28
上傳用戶：huyahui
文中介紹了應(yīng)用在新型文字電話中的數(shù)字濾波器設(shè)計(jì)技術(shù)，這種電話使用了dsPIC33F系列微處理器。采用dsPIC單片機(jī)專用數(shù)字濾波器輔助設(shè)計(jì)軟件包進(jìn)行設(shè)計(jì)，把最佳CSD編碼技術(shù)與Horner算法相結(jié)合對該濾波器進(jìn)行優(yōu)化。實(shí)驗(yàn)結(jié)果表明優(yōu)化之后的濾波器大大縮短了濾波計(jì)算所需要的時(shí)間，更能滿足系統(tǒng)實(shí)時(shí)通信的要求。
標(biāo)簽： 文字電話 數(shù)字濾波器
上傳時(shí)間： 2013-11-11
上傳用戶：cxl274287265
介紹了廣泛應(yīng)用于各種電流模式電路的第二代電流控制電流傳輸器原件的跨導(dǎo)線性環(huán)特性和端口特性，以及其基本組成共源共柵電流鏡，并提出了基于共源共柵電流鏡的新型COMS電流傳輸器。在此基礎(chǔ)上，設(shè)計(jì)了基于電流控制電流傳輸器的電流模式積分電路，并利用Hspice軟件進(jìn)行輸入為正弦波和方波時(shí)的輸出波形的仿真驗(yàn)證。
上傳時(shí)間： 2013-10-22
上傳用戶：wtrl
敘述了雙同步旋轉(zhuǎn)坐標(biāo)變換原理，提出了一種基于此變換的新型鎖相環(huán)(SPLL)設(shè)計(jì)方法，闡述了新型SPLL在蓄電池充放電裝置中的具體應(yīng)用方案，該方案能夠在電網(wǎng)電壓發(fā)生畸變及不平衡條件下利用雙同步旋轉(zhuǎn)坐標(biāo)變換快速、準(zhǔn)確地鎖定電網(wǎng)電壓相位。根據(jù)該應(yīng)用方案建立的裝置控制策略將大大提高基于可逆PWM整流器的蓄電池充放電裝置的充放電性能和效率。仿真結(jié)果驗(yàn)證了方案的可行性和有效性。
標(biāo)簽： SPLL 蓄電池充放電 中的應(yīng)用 裝置
上傳時(shí)間： 2013-10-08
上傳用戶：caiqinlin
提出了一種基于DSP的新型靜電除塵（ESP）用高頻高壓電源設(shè)計(jì)方案。給出了電源的主電路、控制電路以及各采樣電路的設(shè)計(jì)過程。電源主電路由IGBT（FZ900R12KE4）構(gòu)成的H橋式電路組成；控制電路采用數(shù)字信號處理器DSP（TMS320F2812）為核心；采樣電路主要采集三相進(jìn)線電流、逆變輸出電流、變壓器油溫及IGBT的溫度等。實(shí)驗(yàn)表明，該靜電除塵用高頻高壓電源運(yùn)行穩(wěn)定可靠，能夠滿足靜電除塵的要求。
上傳時(shí)間： 2013-10-15
上傳用戶：ginani
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
