亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

數字地圖

  • 高吞吐量LDPC碼編碼構造及其FPGA實現

    低密度校驗碼(LDPC,Low Density Parity Check Code)是一種性能接近香農極限的信道編碼,已被廣泛地采用到各種無線通信領域標準中,包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個,分別是結合準循環(QC,Quasi Cyclic)移位結構的單次擴展構造和類似重復累積(RA,Repeat Accumulate)碼構造。相應地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實現簡單,但是吞吐量不高,且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后,結合編譯碼器綜合實現的復雜度考慮,提出了一種切實可行的基于二次擴展(Dex,Duplex Expansion)的QC-LDPC碼構造方法,以實現高吞吐量的LDPC碼收發端;并且充分利用該類碼校驗矩陣準循環移位結構的特點,結合RU算法,提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法,是通過對母矩陣先后進行亂序擴展(Pex,Permutation Expansion)和循環移位擴展(CSEx,Cyclic Shift Expansion)實現的。在此基礎上,為了實現可變碼長、可變碼率,一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于,固定循環移位擴展的擴展因子大小不變,支持多個亂序擴展的擴展因子,使得譯碼器結構得以精簡;構造得到的碼字具有近似規則碼的結構,便于硬件實現;(偽)隨機生成的循環移位系數能夠提高碼字的誤碼性能,是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用,使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求,新編碼器結構完全拋棄了RU算法中串行的前向替換(FS,Forward Substitution)模塊,同時簡化了流水線結構,由原先RU算法的6級降低為4級;為了縮短編碼延時,設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢:相比RU算法,新方案對可變碼長、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復累積碼結構的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明,上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端,在實際應用中具有很高的價值。 目前,LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法,及其對應的編碼算法,也必將成為信道編碼理論未來的研究重點。

    標簽: LDPC FPGA 吞吐量 編碼

    上傳時間: 2013-07-26

    上傳用戶:qoovoop

  • 基于FPGA的DDS的研究設計與實現

    頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前,常用的頻率合成技術有直接式頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號,也可以通過改變相位字改變信號的相位,因此也廣泛用于數字通信領域。 本論文是利用FPGA完成一個DDS系統。DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表,然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括:相位累加器,可在時鐘的控制下完成相位的累加(一般由ROM實現);DA轉換電路,將數字形式的幅度碼轉換成模擬信號。 本文根據設計指標,進行了DDS系統分析和設計,包括DDS系統框圖的設計,相位控制字和頻率控字的設計,以及軟件和硬件設計,重點在于利用FPGA改進設計,包括控制系統(頻率控制器和初始相位控制器),尋址系統(相位累加器和數據存儲器),以及轉換系統(D/A轉換器和濾波器)的設計。介紹了利用現場可編程邏輯門陣列(FPGA)實現數控振蕩器(DNO,即DDS)的原理、電路結構,重點介紹了DDS技術在FPGA中的實現方法,給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進行直接數字頻率合成的VHDL源程序。

    標簽: FPGA DDS

    上傳時間: 2013-04-24

    上傳用戶:huangzchytems

  • 基于FPGA的PWM發生器的研究與設計

    PWM(脈沖寬度調制)是一種利用數字信號來控制模擬電路的控制技術,廣泛應用于電源、電機、伺服系統、通信系統、電子控制器、功率控制等電力電子設備。PWM技術在逆變電路中的應用最為廣泛,也是變頻技術的核心,同時在機床,液壓位置控制系統等機械裝置中也發揮著重要的作用。PWM技術已經成為控制領域的一個熱點,因此研究PWM發生器對于基礎理論的發展和技術的改進都有十分重要的意義。 論文研究的主要內容是用任意波形作為調制信號通過特定的方法來產生所需要的PWM波形,任意波形的合成和PWM波形的生成是兩個主要任務。任意波形的合成是課題設計的一個難點,也是影響系統性能的關鍵因素之一。論文中波形合成采用直接數字頻率合成(DDS)技術來實現。DDS技術以相位為地址,通過查找離散幅度數據進行波形合成,具有輸出波形相位變化連續、分辨率高、頻率轉換速率快的優點,而且通過設置控制字可靈活方便地改變輸出頻率,是目前波形合成的主流方法。 實現PWM發生器的設計方法有多種。在綜合比較了單片機、DSP、ARM等常用開發工具特點的基礎上,本文提出了一種以可編程邏輯器件(PLD)為主體,單片機輔助配合的設計方法。隨著計算機技術和微電了技術的迅速發展,可編程邏輯器件的集成度和容量越來越大,基于PLD的設計方法正逐步成為一種主流于段,是近些年來電子系統設計的一個熱點。整個系統分為模擬波形產生、單片機控制電路、FPGA內部功能模塊三大部分。FPGA部分的設計是以Altera公司的Quartus Ⅱ軟件為開發平臺,采用VHDL語言為主要輸入手段來完成內部各功能模塊的設計輸入、編譯、仿真等調試工作,目標載體選用性價比比較高的Altera公司的CycloneⅡ系列的器件;單片機控制電路主要負責控制字的設置和顯示,波形數據的接受與發送;用MATLAB軟件完成仟意波形的繪制和模擬任務。 論文共分五章,詳細介紹了課題的背景、PWM發生器的發展和應用以及選題的目的和意義等,論述了系統設計方案的可行性,對外圍電路和FPAG內部功能模塊的設計方法進行了具體說明,并對仿真結果、系統的性能、存在的問題和改進方法等進行了分析和闡述。整個設計滿足PWM發生器的任務和功能要求,設計方法可行。

    標簽: FPGA PWM 發生器

    上傳時間: 2013-06-03

    上傳用戶:a155166

  • OFDM系統的定時和頻率同步的實現

    正交頻分復用技術(OFDM)是未來寬帶無線通信中的關鍵技術。隨著用戶對實時多媒體業務,高速移動業務需求的迅速增加,OFDM由于其頻譜效率高,抗多徑效應能力強,抗干擾性能好等特點,該技術正得到了廣泛的應用。 OFDM系統的子載波之間必須保持嚴格的正交性,因此對符號定時和載波頻偏非常敏感。本課題的主要任務是分析各種算法的性能的優劣,選取合適的算法進行FPGA的實現。 本文首先簡要介紹了無線信道的傳輸特性和OFDM系統的基本原理,進而對符號同步和載波同步對接收信號的影響做了分析。然后對比了非數據輔助式同步算法和數據輔助式同步算法的不同特點,決定采用數據輔助式同步算法來解決基于IEEE 802.16-2004協議的突發傳輸系統的同步問題。最后部分進行了算法的實現和仿真,所有實現的仿真均在QuartusⅡ下按照IEEE 802.16-2004協議的符號和前導字的結構進行。 本文的主要工作:(1)采用自相關和互相關聯合檢測算法同時完成幀到達檢測和符號同步估計,只用接收數據的符號位做相關運算,有效地解決了判決門限需要變化的問題,同時也減少了資源的消耗;(2)在時域分數倍頻偏估計時,利用基于流水線結構的Cordic模塊計算長前導字共軛相乘后的相角,求出分數倍頻偏的估計值;(3)采用滑動窗口相關求和的方法估計整數倍頻偏值,在此只用頻域數據的符號位做相關運算,有效地解決了傳統算法估計速度慢的缺點,同時也減少了資源的消耗。

    標簽: OFDM 定時 同步的

    上傳時間: 2013-05-23

    上傳用戶:宋桃子

  • 可重構24bit音頻過采樣DAC的FPGA

    基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點,例如極低的失配噪聲和更高的可靠性,便于實現嵌入式集成等,最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量,音頻轉換,汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器,在24比特的輸入信號下,達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理,接受并轉換采樣率為32/44.1/48/88.2/96/192kHz,字長為16/18/20/24比特的PCM數據,具備良好的兼容性和通用性。 由于非線性和不穩定性的存在,高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法,闡述了穩定的高階高精度調制器的設計流程;并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明,與其他常見的∑-△調制器實現結構相比,本方案具有結構簡單、運算單元少等優點;此外在同樣信號采樣率下,調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成,可以達到最高128倍的過采樣比,同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼,使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構,讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置,能夠獲得32/64/128倍的不同過采樣比,從而實現對于32~192kHz多種采樣率輸入的處理。在不同輸入字長情況下,通過調制器的重構,則可以將調制器由高精度的5階模式改變為功耗更低的3階模式,滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前,該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明,對于從32kHz到192kHz的不同輸入信號,該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。

    標簽: FPGA bit DAC 24

    上傳時間: 2013-07-08

    上傳用戶:從此走出陰霾

  • layout中電源和地的處理

    layout中電源和地的處理 詳細介紹的Layout布線中電源和電源地的分割方法,對于高速布線有很大的

    標簽: layout 電源

    上傳時間: 2013-06-24

    上傳用戶:neibuzhuzu

  • 單片機多功能調試助手V1.5.8

    單片機多功能調試助手一款集串口/USB/網絡調試、進制轉換、字模與數碼管字型碼制作、常用校驗值計算、UNICODE碼轉換、位圖輸出C文件等眾多功能于一身的綜合型調試軟件,最值得慶幸的是該軟件會一直保持更新,并支持在線升級功能,這樣大家手頭上的單片機多功能調試助手總是最新的! 單片機多功能調試助手與其他調試軟件有什么優勢: 1) 一直保持為單文件狀態,不會因為需要保存配置信息而創建其他其他文件,所以該軟件非常容易攜帶。 2) 一直體貼著開發者,所有重要的配置在關閉該軟件時將會得到保存,重啟軟件后會重新導入以前的配置信息,免去重復選擇或填入數據的操作。 3) 集成了串口/USB/網絡調試功能,并在串口/USB/網絡調試的過程中,該軟件提供了監視和多項發送功能。通過使用監視端口的功能就可以清晰地分辨出發送與接收的數據的順序;通過使用多項發送功能就可以省去重復刪除或填寫待發送數據的步驟。 4) 在線升級功能是該軟件的最得意之處,理所當然地也是開發者最倍受關注的功能。

    標簽: 單片機 多功能 調試助手

    上傳時間: 2013-08-01

    上傳用戶:gaojiao1999

  • 基于FPGA的工頻干擾實時濾波技術

    生物醫學信號是源于一個生物系統的一類信號,像心音、腦電、生物序列和基因以及神經活動等,這些信號通常含有與生物系統生理和結構狀態相關的信息,它們對這些系統狀態的研究和診斷具有很大的價值。信號拾取、采集和處理的正確與否直接影響到生物醫學研究的準確性,如何有效地從強噪聲背景中提取有用的生物醫學信號是信號處理技術的重要問題。    設計自適應濾波器對帶有工頻干擾的生物醫學信號進行濾波,從而消除工頻干擾,獲得最佳的濾波效果是本研究要解決的問題。生物醫學信號具有信號弱、噪聲強、頻率范圍較低、隨機性強等特點。由于心電(electrocardiogram,ECG)信號的確定性、穩定性、規則性都比其他生物信號高,便于準確評估和檢測濾波效果,本研究采用ECG信號作為原始的模板信號。    本研究將新的電子芯片技術與現代信號處理技術相結合,從過去單一的軟件算法研究,轉向軟件與硬件結合,從而提高自適應速度和精度,而且可以使系統的開發周期縮短、成本降低、容易升級和變更。    采用現場可編程邏輯器件(Field Programmable Gate Array,FPGA)作為新的ECG快速提取算法的硬件載體,加快信號處理的速度。為了將ECG快速提取算法轉換為常用的適合于FPGA芯片的定點數算法,研究中詳細分析了定點數的量化效應對自適應噪聲消除器的影響,以及對浮點數算法和定點數算法的復合自適應濾波器的各種參數的選擇,如步長因子和字長選擇。研究中以定點數算法中的步長因子和字長選擇,作為FPGA設計的基礎,利用串并結合的硬件結構實現自適應濾波器,并得到了預期的效果,準確提取改善后的ECG信號。    研究中,在MATLAB(Matrix Laboratry)軟件的環境下模擬,選取帶有50Hz工頻干擾的不同信噪比的ECG原始信號,在浮點數情況下,原始信號通過采用最小均方LMS(LeastMean Squares)算法的浮點數自適應濾波器后,根據信噪比的改善和收斂速度,確定不同的最佳μ值,并在定點數情況下,在最佳μ值的情況下,原始信號通過采用LMs算法的定點數自適應濾波器后,根據信噪比的改善效果和采用硬件的經濟性,確定最佳的定點數。并了解LMS算法中步長因子、定點數字長值對信號信噪比、收斂速度和硬件經濟性的影響。從而得出針對含有工頻干擾的不同信噪比的原始ECG,應該采用什么樣的μ值和什么樣的定點數才能對原始ECG的改善和以后的硬件實現取得最佳的效果,并根據所得到的數據和結果,在FPGA上實現自適應濾波器,使自適應濾波器能對帶有工頻干擾的ECG原始信號有最佳的濾波效果。

    標簽: FPGA 工頻干擾 濾波技術

    上傳時間: 2013-04-24

    上傳用戶:gzming

  • 8x8LED點陣字庫

    8x8LED點陣字庫是一個單片機小工具,可以快捷地獲得8x8LED點陣顯字代碼

    標簽: 8x8LED 點陣字庫

    上傳時間: 2013-07-08

    上傳用戶:qin1208

  • 地感線圈車檢器MCU實現

    地感線圈車檢器在51單片機的實現,成熟!

    標簽: MCU 線圈

    上傳時間: 2013-05-29

    上傳用戶:907070592

主站蜘蛛池模板: 黑山县| 秭归县| 太白县| 乐东| 五峰| 屏边| 寿宁县| 绍兴县| 五台县| 华容县| 临安市| 潼关县| 明光市| 启东市| 富民县| 西青区| 汝州市| 墨脱县| 桓台县| 平利县| 康保县| 拉萨市| 肇庆市| 湖北省| 汉川市| 防城港市| 桐梓县| 噶尔县| 五华县| 汤原县| 古蔺县| 宁国市| 达州市| 左权县| 新宁县| 赤峰市| 淅川县| 峨眉山市| 扎赉特旗| 潞城市| 鄂伦春自治旗|