當(dāng)今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設(shè)計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進一步提高了開發(fā)效率。 在進行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時間： 2013-06-24
上傳用戶：liuchee
擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究，最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關(guān)設(shè)計。 整個系統(tǒng)分為兩個部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。 論文首先介紹了擴頻通信系統(tǒng)的特點以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實際需要，設(shè)計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來進行前端窄帶干擾抑制處理，用基于自適應(yīng)門限技術(shù)的滑動相關(guān)捕獲和分時復(fù)用單相關(guān)器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復(fù)雜度，用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。 接著，論文給出了系統(tǒng)總體設(shè)計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細(xì)節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個系統(tǒng)的硬件電路設(shè)計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級等特點并且達(dá)到課題各項指標(biāo)的要求。 最后是對論文工作的一些總結(jié)和對今后工作的展望。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時間： 2013-05-23
上傳用戶：磊子226
交流電源供電方式正在由集中式向分布式、全功能式發(fā)展，而實現(xiàn)分布式電源的核心就是模塊的并聯(lián)技術(shù)。多臺逆變器并聯(lián)可以實現(xiàn)大容量供電和冗余供電，可大大提高系統(tǒng)的靈活性，使電源系統(tǒng)的體積重量大為降低，同時其主開關(guān)器件的電流應(yīng)力也可大大減少，從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯(lián)技術(shù)。 本文首先對電壓、電流雙閉環(huán)逆變器控制系統(tǒng)進行了研究。通過對傳遞函數(shù)的分析，得到了基于等效輸出阻抗的雙閉環(huán)控制的逆變器并聯(lián)系統(tǒng)模型。在分析逆變器模型的基礎(chǔ)上設(shè)計了各控制器參數(shù)，并通過MATLAB仿真進行了驗證。根據(jù)上述模型，分析了逆變器并聯(lián)的環(huán)流特性，以及基于有功和無功功率的并聯(lián)控制方案。 隨著電子技術(shù)的不斷發(fā)展，F(xiàn)PGA技術(shù)正在越來越多地用于工程實踐中。本文在研究SPWM控制技術(shù)的基礎(chǔ)上，應(yīng)用FPGA芯片EP1C12Q240C8實現(xiàn)了SPWM數(shù)字控制器，用于多模塊逆變器并聯(lián)控制系統(tǒng)。文中給出了仿真結(jié)果和芯片的測試結(jié)果。 基于FPGA的三相逆變器并聯(lián)數(shù)字控制器的研究具有現(xiàn)實意義，設(shè)計具有創(chuàng)新性。仿真和芯片的初步測試結(jié)果表明：本文設(shè)計的基于FPGA的逆變器并聯(lián)數(shù)字控制器能夠滿足逆變器并聯(lián)系統(tǒng)的要求。
上傳時間： 2013-08-05
上傳用戶：huangzr5
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計技術(shù)，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應(yīng)的仿真比較，驗證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設(shè)計，詳細(xì)介紹了各個模塊的設(shè)計和實現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對定點運算的局限性，為系統(tǒng)設(shè)計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優(yōu)化和設(shè)計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計方案，使之運用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計、仿真和實現(xiàn)。本設(shè)計為OFDM通信系統(tǒng)的進一步改進提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-07-25
上傳用戶：14786697487
偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好等特點，廣泛應(yīng)用于衛(wèi)星通信和移動通信領(lǐng)域。 論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景，設(shè)計并實現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器，其中調(diào)制器主要用于仿真未知信號，作為測試信號源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法，包括成形濾波器、NCO模型、載波恢復(fù)、定時恢復(fù)等；完成了整個調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上，采用VHDL硬件描述語言在Xilinx公司ISE7.1開發(fā)環(huán)境下設(shè)計并實現(xiàn)了各個算法模塊，并在硬件平臺上加以實現(xiàn)。通過實際現(xiàn)場測試，實現(xiàn)了對所偵收信號的正確解調(diào)。論文還實現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口，使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計算機進行后續(xù)處理。
上傳時間： 2013-06-30
上傳用戶：Miyuki
設(shè)計了一種適合于H.264 的變字長解碼器根據(jù)碼流特點進行模塊劃分減少硬件開銷采用并行結(jié)構(gòu)解NAL 包解碼效率高采用了桶形移位器進行并行解碼每個時鐘解一個碼字采用Verilog 語言進行設(shè)計仿真并通過
上傳時間： 2013-07-15
上傳用戶：shen007yue
單片機溫度采集器與PC104分站的串行通信:用PC104 模塊組建的礦井變電所采集分站,具有強大的以太網(wǎng)和CAN 總線通信功能。在PC104模塊底板上,設(shè)計了一個基于89C2051 單片機的溫度采集器
上傳時間： 2013-07-04
上傳用戶：xyipie
可編程控制器PLC以抗擾性強、可靠性高和編程靈活等特點在工業(yè)上得到廣泛應(yīng)用，為了優(yōu)化PLC系統(tǒng)設(shè)計，介紹一種基于MCS．51單片機的PLC仿真器，并給出了硬、軟件設(shè)計與實現(xiàn)方法。編程設(shè)計主要包括監(jiān)控主
上傳時間： 2013-07-07
上傳用戶：yzhl1988
Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發(fā)和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的BM算法，針對改進后的BM算法提出了一種流水線結(jié)構(gòu)的譯碼器實現(xiàn)方案并改進了該算法的實現(xiàn)結(jié)構(gòu)，在譯碼器復(fù)雜度和譯碼延時上作了折衷，降低了譯碼器的復(fù)雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設(shè)計實現(xiàn)了RS(255,239)編譯碼器，證明了該方案的可行性。
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關(guān)鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進行除法計算的有限域除法器，通過這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實現(xiàn)了流水線處理的RS(255,223)譯碼器。 本課題實現(xiàn)的RS(255,223)硬件譯碼器的性能在國內(nèi)具有領(lǐng)先水平，對我國以后航天項目高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計有著很大的意義。
上傳時間： 2013-06-29
上傳用戶：gokk
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
