作為一項正在興起的無線應用服務,無線局域網已在機場、校園、會議室、甚至在家庭都有所應用.它正叩開高速無線數據業務市場的大門.目前,無線局域網仍處于眾多標準共存時期.每一標準的背后都有大公司或者大集團的支持.在眾多無線局域網協議中IEEE802.11a協議是很有特色的一個,它的優勢在于采用了正交頻分復用(OFDM)方式來傳輸數據,該技術可幫助提高速度和改進信號質量,并可克服干擾,因此得到眾多關注.為了讓這種高速的局域網真正應用到實際中,我們的項目就是要在硬件上實現基于IEEE802.11a協議的OFDM系統的發射機和接收機,而本文的主要工作就是用FPGA實現這個系統的內接收機.內接收機主要包括同步估計和信道估計.但是目前OFDM系統中包括同步、信道編碼、信道估計、用戶檢測、降低峰均比等一些關鍵技術在具體實現上還存在著一些困難.許多文獻對這些關鍵技術基本停留在理論上的討論,與具體的實現還存在很大的差距.因此本文通過研究同步和信道估計的多種算法的性能和其實現的復雜度,提出一種適合在IEEE802.11a協議環境下的同步算法和信道估計,用FPGA加以實現.首先本文總結了目前OFDM系統信道估計的算法.在此基礎上詳細的討論了基于IEEE802.11a協議的OFDM系統可以采用的信道估計方法:(1)提出了借助訓練序列的LS估計法和LS-average估計法,分別在AWGN信道和多徑信道對這兩種方法進行了比較,證明無論在哪種信道環境下后者性能都要好于前者.為了能夠進一步提高信道估計器的性能,在LS-average算法的基礎上提出了消噪算法(NRA).(2)提出了借助導頻的DFT插值算法.其次本文總結了目前OFDM系統同步的算法.OFDM系統同步包括定時同步和載波同步,其中定時同步又分為符號同步和抽樣同步.本文主要是研究定時同步,而載波同步只是簡單的討論,因為在這項目中這是另有負責人.本文針對基于IEEE802.11a協議的OFDM系統把定時同步分為粗定時同步和細定時同步.然后分別對粗定時同步和細定時同步進行了詳細的討論.其中對粗定時同步的方法有:利用短訓練序列和利用循環前綴,并對這兩種方法進行了比較.對細定時同步是利用導頻來跟蹤.最后根據前面兩章提出的算法所分析的結果,以及突發OFDM系統的信號和信道特征,選取了其中一種信道估計算法和定時同步算法,結合合作伙伴所提出的載波同步算法一起用FPGA實現整個基于IEEE802.11a協議的OFDM系統的內接收機,并分別測試了各個模塊的性能以及綜合模塊的性能.
上傳時間： 2013-05-26
上傳用戶：zhengzg
本文研究基于ARM與FPGA的高速數據采集系統技術。論文完成了ARM+FPGA結構的共享存儲器結構設計，實現了ARMLinux系統的軟件設計，包括觸摸屏控制、LCD顯示、正弦插值算法設計以及各種顯示算法設計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數據進行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數據采集的硬件系統設計方法，以及基于ARMLinux操作系統的設備驅動程序設計和應用程序設計。 硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數據信號轉換成頻率為原來頻率1/4的4路低速數據信號，再將這四路數據分別存儲到4個FIFO中，然后再對這4個FIFO中的數據拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統的總線上，實現了ARM和FPGA共享存儲器的系統結構，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數據，從而大大提高了數據采集與處理的效率。在采樣頻率控制電路設計方面，我們通過使FIFO的數據存儲時鐘降低為標準狀態下的1/n實現數據采集頻率降為標準狀態的1/n，從而實現了由FPGA控制的可變頻率的數據采集系統。 軟件方面，為了更有效地管理和拓展系統功能，我們移植了ARMLinux操作系統，并在S3C2410平臺上設計實現了基于Linux操作系統的觸摸屏驅動程序設計、LCD驅動程序移植、自定義的FPGA模塊驅動程序設計、LCD顯示程序設計、多線程的應用程序設計。應用程序能夠控制FPGA數據采集系統工作。 在前端采樣頻率為125MHz情況下，系統可以正常工作。能夠實現對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結構可擴展性強，可以在此基礎上實現8路甚至16路緩沖的系統結構，可以使系統支持更高的采樣頻率。
上傳時間： 2013-07-04
上傳用戶：林魚2016
本文首先分析數字圖像壓縮技術的實際應用情況，相關的DVB技術標準和測試標準ETR290，進而提出了一個可適用于實際工作環境的語義分析模型框架；并在FPGA開發環境ISE中按照這個語義分析模型框架構造了一個具體的VHDL模型；同時利用工具軟件Synplify和modelsim完成軟件功能和時序仿真；然后設計相應的硬件測試平臺來驗證模塊功能。針對數字圖像技術實際應用環境的特點，本文提出了一種構建在嵌入式硬件平臺上的分析模塊，可實時分析MPEG-2傳輸流語法。通過連接TCP/IP網絡可實現24小時/7天長時間工作。模塊化的設計，使其可以安裝于各種設備或實際應用環境中的各關鍵節點，通過網絡傳輸到統一的服務器；同時該模塊可設置成不同的硬件觸發模式，使之成為故障傳感器。因此，該模塊適用于工程開通、快速故障監測、長時間監控等。通過與市場上專業測試設備性能進行比較，在測試精確性方面不占優勢，但在達到一定數量級的測試精度后，其廉價、簡易和無需維護的特點將呈現巨大的優勢。
上傳時間： 2013-04-24
上傳用戶：源弋弋
隨著變頻調速技術的快速發展，基于變頻調速的恒壓供水系統越來越多的應用到了小區供水中。與恒速供水系統相比，變頻調速恒壓供水系統取得了較好的節能效果，但是由于其壓力設定值一般是按系統最大能量需求時設定的，并且該設定值一旦設定后不能依據系統的能量需求自動做實時調整，使系統在大部分時間內供給的能量大于需求的能量。因此，該供水方式并沒有把變頻調速的節能潛力全部發揮出來。本文針對變頻調速恒壓供水系統這一不足，提出了變頻調速實時恒壓供水方式，它能依據系統的能量需求實時的調整壓力設定值，能更好的發揮變頻調速的節能潛力。 本文首先依據泵理論和水動力學對供水系統進行了深入的分析和研究，詳細探討了供水系統的節能原理，從而為后續章節中控制策略的選擇奠定了基礎。 然后針對供水系統的精確數學模型難以建立的問題，本文采用了專家系統。該專家系統能依據用戶能量需求的不同，實時給出泵出口的壓力設定值；在此基礎上通過模糊-PID控制使供水系統迅速進入穩定狀態，同時使系統具有快速性、穩定性和良好的魯棒性。通過MATLAB仿真工具對整個控制系統進行了仿真，仿真結果表明該控制系統與常規PID控制相比具有更好的控制品質。 最后以ARM7LPC-2129為硬件基礎，實現了以上各個部分的功能。另外還采用VB開發了上位機監控界面；開發了基于ARM的CAN接口，為供水系統的網絡化提供技術支持；使用ARM7LPC-2129的通用輸入輸出口，實現了供水系統中電機的組合運行或單機啟停控制；泵運行狀態和火災顯示等輔助功能的實現。
上傳時間： 2013-04-24
上傳用戶：moshushi0009
本文研制了一種基于社區和家庭，以家庭為核心的“家庭——社區醫院——中心醫院”的三層體系結構的遠程家庭監護系統。該系統主要包括家庭端的遠程家庭監護智能終端和遠端的醫院監護中心兩部分，其中，家庭端的遠程家庭監護智能終端的軟硬件實現是本文的重點和關鍵。 給出了遠程家庭監護智能終端的硬件結構和軟件體系的總體設計方案。遠程家庭監護的硬件平臺，以Philips的ARM內核的32位嵌入式微處理器LPC2214為控制核心，外圍擴展藍牙模塊、ISP1160 USB主機模塊、10M以太網通信模塊、CF卡存儲模塊和液晶顯示模塊等模塊實現。對各硬件模塊的設計實現做了詳盡的論述。在硬件平臺的基礎上，移植嵌入式操作系統μC/OS-Ⅱ，按照操作系統、中間件程序和應用程序的分層軟件體系結構，設計實現了遠程家庭監護智能終端的軟件，使得軟件更易維護和升級。 對家庭監護終端的軟件實現進行了詳細的論述。設計實現了各硬件模塊的驅動程序、通信協議和應用程序。整個應用程序按功能劃分為9個任務，由操作系統內核進行調度，提高了系統的可靠性和實時性。應用程序實現了友好的人機界面和生理信號的自動分析功能。重點研究了ECG信號自動分析診斷算法，應用自適應模板法，實現了疾病自動分析診斷功能，能夠實現10種常見心律異常的自動分析診斷。 遠程家庭監護智能終端系統可實現對病人心電、血壓、血糖、體溫、呼吸率和血氧飽和度等參數的實時遠程監護，可根據病人的情況定制要監護的參數，具有良好的可擴展性和靈活性。遠程家庭監護終端，通過藍牙模塊以無線方式采集病人的心電和體溫參數，通過USB主機下行口連接其他生理參數模塊采集血壓等參數。所采集的參數經終端分析處理后，可在液晶上顯示生理參數值及結果，并可通過局域網傳送到監護中心服務器，供社區醫院監護醫生分析診斷。在病人出現生理異常時，家庭監護智能終端能夠給出初步診斷結果并發出報警。監護服務器收到報警后提醒監護醫生給出診斷結果，并將診斷結果反饋到家庭監護終端顯示，使病人能夠得到及時救治。
上傳時間： 2013-06-06
上傳用戶：13681659100
隨著計算機技術的發展，機器視覺在工農業生產和國防等領域已得到成功的應用，利用機器視覺進行檢測更是其典型應用。根據運行環境的不同，機器視覺系統可分為PC-BASED系統和PLC-BASED系統。由于這兩種系統成本都相對較高、軟硬件系統相對復雜、體積相對較大，因此，在應用中受到一定的限制。嵌入式系統是當前發展迅速的熱門技術，具有體積小、價格低、開發環境簡單、運用靈活、現場運行可靠等優點。因此，將機器視覺技術建立在嵌入式系統平臺上不僅是機器視覺的發展趨勢，同時也實現了兩者的優勢互補。 在現代工程領域，常常需要檢測各種振動。相對傳統方法而言，視覺測振技術具有明顯優點。本文主要研究了在ARM平臺上利用機器視覺技術進行振動檢測的相關技術及方法。 根據嵌入式機器視覺系統的特點，本文分析了攝像系統標定的方法，建立空間物體的實際位置與圖像上點的對應關系，并改進數據處理的方法，提高標定的精度。分析了目前常用的圖像處理方法，根據系統平臺實際工作能力，設計了有針對性的處理算法，提高圖像處理的效率；為了方便對被測對象的識別和跟蹤，采用基于顏色閾值的分割技術，從而有效地降低了對系統測量環境、光照條件等的要求，提高了系統的適應性。 本文以二維振動物體為被測對象，利用機器視覺技術，對低頻小振幅的二維振動進行了檢測，并對振動信號進行分析。實驗證明利用視覺技術檢測振動的可行性和可靠性。
上傳時間： 2013-04-24
上傳用戶：daoxiang126
LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術的發展，目前，LDPC碼已經被多個通信系統定為信道編碼方案，并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大，譯碼時序控制復雜，如何實現LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證，選出適合硬件實現的譯碼方案。結合通信系統，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數值和譯碼量化方案。 在系統仿真分析論證的基礎之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統完成了譯碼器的硬件測試。
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
近年來，移動通信技術在全球范圍內得到了迅猛的發展及應用，各種全新的無線通信概念層出不窮、各種新的體制及其關鍵技術日新月異。由于正交頻分復用(OFDM)技術可以高效地利用頻譜資源并有效地對抗頻率選擇性衰落，多入多出(MIMO)利用多個天線實現多發多收，在不增加帶寬和發送功率的情況下，可以成倍提高信道容量，因此OFDM-MIMO技術被廣泛認為是后三代通信系統(B3G)的關鍵技術，是當今移動通信領域研究的熱點。 本文對OFDM-MIMO通信系統接收機的關鍵技術--數字下變頻，OFDM同步、解調進行了相關研究，在多天線接收板的XC2VP70-5FF1704芯片上，完成了數字下變頻，OFDM同步和解調的FPGA設計與實現。通過功能仿真、時序仿真、板級電路測試，驗證了該設計的正確性。 本文首先介紹了OFDM基本原理以其特點，然后對同步技術和數字下變頻技術作了相應的介紹。同步是OFDM系統設計中的一項關鍵技術，即是針對系統中存在的時間偏差、頻率偏差進行定時恢復、頻偏的估計與補償，來減少各種同步偏差對系統性能的影響。數字下變頻是軟件無線電的核心技術之一，其基本功能是從高速中頻數字信號中提取所需的窄帶信號，將其下變頻為基帶信號，降低數據率，以供后續DSP器件作進一步處理。 在數字下變頻器的設計和實現方面，本文先介紹了數字下變頻器的原理和基本結構，然后根據系統要求對其進行了設計，并在實現上作了一些簡化，節約了硬件資源。 在對時間同步的設計和實現方面，本文采用了利用PN序列進行時間同步的算法。在實現上根據系統實際情況將數據分為四路分別與本地PN碼做滑動相關運算，更有效的利用了同步數據，達到了更好的同步性能。 在OFDM的頻率同步的設計和實現方面，本文采用重復的PN碼兩兩相關來估計頻偏值，并聯合一個二階負反饋環路進行補償。該算法利用環路自身噪聲帶寬抑制噪聲，提高頻率估計精度，并同時利用負反饋擴大頻偏估計范圍。本文在對算法的詳細研究分析的基礎上對其進行了FPGA設計與實現。
上傳時間： 2013-04-24
上傳用戶：heminhao
數碼相機閃光燈充電電路分析 &nbs
上傳時間： 2013-07-17
上傳用戶：小眼睛LSL
H.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 本文以實現D1格式的H.264/AVC實時編碼器為目標，作者負責系統架構設計，軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估，算法特點的分析，同時考慮到編碼器系統的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統架構。DSP充當核心處理器，而FPGA作為協處理器，針對編碼器中最復雜耗時的模塊一運動估計模塊，設計相應的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預測，可以改善運動補償精度，提高圖像質量和編碼效率，但同時也大大增加了編碼器的復雜度，因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中，將多處理器技術和流水線技術相結合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結構以提供高數據吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環境下建立測試平臺，完成了對整個設計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化，從而使工作頻率最終達到134MHz，分析數據表明該模塊能夠滿足編碼器的實時性要求。
上傳時間： 2013-07-24
上傳用戶：sn2080395
