此程序是用VHDL硬件描述語言編寫的,實現四位全加器的功能
標簽： VHDL 程序 硬件描述語言 全加器
上傳時間： 2017-01-07
上傳用戶：天誠24
數字電壓表中常采用式ADC0832。DAC0832是8位串行A/D轉換器；轉換速度較高（250KHz時轉換時間32ms）；單電源供電，功耗低（15mw）。具有較高的抗干擾特性。
標簽： 0832 ADC 250 DAC
上傳時間： 2014-01-01
上傳用戶：1583060504
1位全加器的vhdl設計 通過兩個半加起實現
標簽： vhdl 全加器
上傳時間： 2017-01-12
上傳用戶：徐孺
5位的操作數X和Y輸入后暫存在寄存器A和B中，兩位的操作控制碼control暫存在寄存器C中，按照control碼的不同，分布實現下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 運算結果暫存在寄存器D中，然后輸出。
標簽： 操作 寄存器 輸入 暫存
上傳時間： 2014-01-18
上傳用戶：yyyyyyyyyy
上傳時間： 2014-01-09
上傳用戶：凌云御清風
高精度16位AD轉化器AD7708的詳細應用，包括硬件連接，軟件實現
標簽： 7708 AD 高精度 轉化器
上傳時間： 2017-01-14
上傳用戶：zyt
用vhdl語句描述4位等值比較器，4選1多路選擇器，8位奇偶校驗電路功能
標簽： vhdl 比較器
上傳時間： 2014-01-15
上傳用戶：FreeSky
用vhdl語言編寫設計8位總線收發器，很不錯，大家快下啊
標簽： vhdl 8位 語言 編寫
上傳時間： 2017-01-15
上傳用戶：ztj182002
這是我在ISP編程實驗中獨立編寫的采用結構化描述的四位全加器，通過四次映射一位全加器的方式實現了四位全加器的功能，并附有數碼顯示模塊，將全加器的運算結果輸出到數碼管顯示。
標簽： ISP 編程實驗 獨立 全加器
上傳時間： 2017-01-19
qt4-DigitalClock 源碼 數位時鐘
標簽： DigitalClock qt
上傳時間： 2017-01-20
上傳用戶：15736969615
蟲蟲下載站版權所有 京ICP備2021023401號-1
