JPEG2000是新一代的靜態(tài)圖像壓縮標準,它相比JPEG有很多新的特性,如漸進傳輸和感興趣區(qū)域編碼等,因而它具有廣闊的應(yīng)用前景,特別是在數(shù)碼相機、PDA等便攜式設(shè)備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截斷點的嵌入式塊編碼(EBCOT)算法,其計算復(fù)雜度遠遠高于JPEG,完全采用軟件方案實現(xiàn)將會占用大量的處理器時間和內(nèi)存開銷,而且速度較慢,實時處理的能力較差。為了推廣JPEG2000在便攜式產(chǎn)品、消費類電子產(chǎn)品中的應(yīng)用,打開巨大的潛在市場,研究硬件實現(xiàn)的算法實時處理方案具有重要的應(yīng)用價值。 EBCOT算法是一個兩層的編碼引擎,其中的上下文編碼的運算量約占到總運算量的50%,是提高編碼速度的關(guān)鍵算法之一。由于上下文編碼大部分都是邏輯運算,沒有復(fù)雜的數(shù)學(xué)運算,但邏輯控制流程復(fù)雜繁瑣,對存儲器訪問頻繁,采用DSP或者其他的通用處理器通過指令控制實現(xiàn)該算法,未能顯著提高編碼速度。本文采用FPGA芯片,以電路邏輯的方式來實現(xiàn)該算法并進行優(yōu)化,在研究和分析了上下文編碼算法運算特點的基礎(chǔ)上,設(shè)計了列判斷和交錯存儲相結(jié)合的硬件實現(xiàn)方案,并采用硬件描述語言Verilog在寄存器傳輸級描述了相應(yīng)的硬件電路。通過功能仿真和邏輯綜合后,所獲得的上下文編碼模塊最大時鐘頻率為101MHz,且能在130ms內(nèi)完成對一幅512×512灰度圖像的編碼,性能比Jasper軟件中的實現(xiàn)方案提高了75%。 JPEG2000的一個重要特性是其具有漸進傳輸?shù)哪芰Γa流組織是獲得漸進傳輸特性的技術(shù)關(guān)鍵。碼流組織通過在輸出碼流中安排數(shù)據(jù)包的先后順序來實現(xiàn)漸進傳輸?shù)哪康摹1疚膶PEG2000中實現(xiàn)漸進傳輸?shù)臋C制進行了分析,并研究了碼流組織的算法實現(xiàn)。 為了對JPEG2000算法實現(xiàn)進行驗證,本文設(shè)計了基于FPGA和ARM的驗證實驗平臺,其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術(shù)編碼,而ARM處理器則完成碼流組織、數(shù)據(jù)打包以及和PC機的通信。本文在該平臺上對所設(shè)計的上下文編碼算法和碼流組織模塊的設(shè)計進行了驗證,實驗結(jié)果表明本文設(shè)計的算法模塊功能正確,并在一定程度上提高了編碼速度。
上傳時間: 2013-04-24
上傳用戶:獨孤求源
在信道編碼的發(fā)展進程中,編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限,且譯碼復(fù)雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼,這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率,它的出現(xiàn)在編碼界引起了廣泛的關(guān)注,并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點,由于交織器的存在,致使譯碼復(fù)雜度高,譯碼時延長且因為低碼重碼字,存在錯誤平臺現(xiàn)象。在Turbo碼的基礎(chǔ)上,1994年,Pyndiah等提出了Turbo乘積碼,Turbo乘積碼繼承了Turbo碼的優(yōu)點,又因為Turbo乘積碼的構(gòu)造采用了線性分組碼,所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應(yīng)用到各種通信場合,大有取代傳統(tǒng)的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理,闡述了涉及到的基礎(chǔ)知識;又據(jù)Turbo乘積碼目前的應(yīng)用狀況,回顧了Turbo碼的發(fā)展歷史;其次,根據(jù)Turbo乘積碼的構(gòu)造原理,探討了構(gòu)造的方法,交織類型,子碼的選擇及子碼的性能;再次,研究了Turbo乘積碼的概率譯碼,基于外信息的迭代算法,研究了Chase的譯碼算法;最后通過軟件仿真實現(xiàn)了該迭代譯碼算法,得到的結(jié)果達到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實現(xiàn)系統(tǒng)的設(shè)計方案。據(jù)實際工作中碰到的非標準信號,給出了整體模塊設(shè)計圖,及相應(yīng)模塊的功能和模塊問連接的各種參數(shù)。并實現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問題,提出了下一步工作建議和研究方向。
上傳時間: 2013-07-02
上傳用戶:ndyyliu
卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法,它具有譯碼效率高、速度快等特點,被認為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實現(xiàn)約束長度為9,碼率為1/2,采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念,闡述了Viterbi算法的原理,重點討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素,在此基礎(chǔ)上設(shè)計了采用“串-并”結(jié)合運算方式的Viterbi譯碼器,并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下: 1.對輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式,對歐氏距離的計算方法進行了簡化,以便于用硬件電路方式實現(xiàn)。 2.對ACS運算單元采用了“串-并”結(jié)合的運算方式,和全并行的設(shè)計相比,在滿足譯碼速度的同時,節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式,簡化了控制模塊的邏輯電路,優(yōu)化了系統(tǒng)的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法,與傳統(tǒng)的寄存器交換法相比,減少了寄存器的使用,大大降低了功耗和設(shè)計的復(fù)雜度。 4.本文中設(shè)計了一個仿真平臺,采用Modelsim仿真器對設(shè)計進行了功能仿真,結(jié)果完全正確。同時提出了一種在被測設(shè)計內(nèi)部插入監(jiān)視器的調(diào)試方法,巧妙地利用了Matlab算法仿真程序的輸出結(jié)果,提高了追蹤錯誤的效率。 5.該設(shè)計在Altera EP1C20 FPGA芯片上通過測試,最大運行時鐘頻率110MHz,最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結(jié)果和Altera設(shè)計的Viterbi譯碼器IP核進行了性能比較,比較結(jié)果證明本文中設(shè)計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間: 2013-07-23
上傳用戶:葉山豪
數(shù)字信息在有噪聲的信道中傳輸時,受到噪聲的影響,誤碼總是不可避免的。根據(jù)香農(nóng)信息理論,只要使Es/N0足夠大,就可以達到任意小的誤碼率。采用差錯控制編碼,即信道編碼技術(shù),可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小,實現(xiàn)最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛,被ITU選入第三代移動通信系統(tǒng),作為包括WCDMA,CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標準方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu),對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進行了分析,并基于MATLAB平臺做了相應(yīng)的譯碼性能仿真。我們設(shè)計了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計上具有以下創(chuàng)新之處:(1)采用通用碼表結(jié)構(gòu),支持可變碼率;幀控制模塊和頻率控制器模塊的設(shè)計中采用計數(shù)器、定時器等器件實現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想,利用四個ACS模塊并行運行,加快數(shù)據(jù)處理速度;在ACS模塊中,將路徑度量值存貯器的存儲結(jié)構(gòu)進行優(yōu)化,防止數(shù)據(jù)讀寫的阻塞,縮短存儲器讀寫時間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出,提出了保護處理策略。我們還將設(shè)計結(jié)果在APEXEP20K30E芯片上進行了硬件實現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力,可以運行于40MHZ系統(tǒng)時鐘下,內(nèi)部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強的通用性和高速性,可以方便地應(yīng)用于CDMA2000移動通信系統(tǒng)。
上傳時間: 2013-06-24
上傳用戶:lingduhanya
本文以某型號接收機的應(yīng)用為背景,主要論述了如何實現(xiàn)基于FPGA的參數(shù)化的Viterbi譯碼器的知識產(chǎn)權(quán)(IP)核。文中詳細論述了譯碼器的內(nèi)部結(jié)構(gòu)、VerilogHDL(硬件描述語言)實現(xiàn)、仿真測試等。這些可變的參數(shù)包括:碼型、ACS(加比選)單元的數(shù)目、軟判決比特數(shù)、回溯深度等。用戶可以根據(jù)自己的需要設(shè)置不同的參數(shù)由開發(fā)工具生成不同的譯碼器用于不同的系統(tǒng)。 本文的創(chuàng)新之處在于,針對FPGA的內(nèi)部結(jié)構(gòu)提出了一種新的累加度量RAM的組織形式,大大節(jié)省了嵌入式RAM塊;提出了一種新的累加度量值的歸一化辦法;此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進行電路仿真的方法,大大提高了仿真的速度。 所設(shè)計的(2,1,7)連續(xù)型5比特軟判決譯碼器已經(jīng)應(yīng)用于某型號接收機,經(jīng)受了實際應(yīng)用的考驗產(chǎn)生了巨大的經(jīng)濟效益。
上傳時間: 2013-04-24
上傳用戶:waizhang
本文研制的數(shù)據(jù)采集器,用于采集導(dǎo)彈過載模擬試車臺的各種參數(shù),來評價導(dǎo)彈在飛行過程中的性能,由于試車臺是高速旋轉(zhuǎn)體,其工作環(huán)境惡劣,受電磁干擾大,而且設(shè)備要求高,如果遇到設(shè)備故障或設(shè)備事故,其損失相當巨大,保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上,選用了基于現(xiàn)場可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實現(xiàn)多路數(shù)據(jù)采集器的設(shè)計,其優(yōu)點是FPGA技術(shù)在數(shù)據(jù)采集器中可以進行模塊化設(shè)計,增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性,并且可以將整個PCM通信系統(tǒng)設(shè)計成可編程序系統(tǒng),用戶只要稍加變更程序,則系統(tǒng)的被測路數(shù)、幀結(jié)構(gòu)、碼速率、標度等均可改變以適應(yīng)任何場合。并且采用合理的糾錯和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究,研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個模塊的具體建模與設(shè)計,系統(tǒng)采用的是FPGA技術(shù)來實現(xiàn)數(shù)據(jù)采集和信號處理,采用VHDL實現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計。采用基于NiosII實現(xiàn)串口通訊,構(gòu)建了實時性和準確性通信網(wǎng)絡(luò),實現(xiàn)了數(shù)據(jù)的采集。 測試數(shù)據(jù)和數(shù)據(jù)采集的實驗結(jié)果證明,采用FPGA技術(shù)實現(xiàn)PCM信號的編碼、傳輸、解碼,能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現(xiàn)代技術(shù)結(jié)合,并且誤碼率較低,要遠遠優(yōu)于傳統(tǒng)的方法。
標簽: FPGA PCM 通信實現(xiàn) 多路
上傳時間: 2013-04-24
上傳用戶:com1com2
LDPC(低密度奇偶校驗碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實際通信系統(tǒng)是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現(xiàn)的前提下,結(jié)合連續(xù)相位MSK調(diào)制,滿足歸一化信噪比SNR=2dB時,系統(tǒng)誤碼率低于10-4。根據(jù)課題背景,本文主要研究基于FPGA的LDPC編碼器設(shè)計與實現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長的平方成正比,編碼復(fù)雜度大,成為編碼硬件實現(xiàn)的一個障礙;論文針對實際系統(tǒng)的預(yù)期指標,通過對多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析,基于1/2碼率,1024和2048兩種幀長,設(shè)計了三種編碼器的備選方案,分別為直接下三角編碼器,串行準循環(huán)編碼器和二階準循環(huán)編碼器。 對于每種編碼器,分別設(shè)計了其整體結(jié)構(gòu),并對每種編碼器的功能模塊進行深入研究,設(shè)計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真;根據(jù)時序仿真結(jié)果和綜合報告對三種編碼方案進行比較,最終選擇串行準循環(huán)編碼器作為硬件實現(xiàn)的編碼方案。 最后,在FPGA中硬件實現(xiàn)了串行準循環(huán)編碼器并對其進行測試,利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現(xiàn)性。
標簽: LDPC FPGA 編碼器 實現(xiàn)研究
上傳時間: 2013-08-02
上傳用戶:林魚2016
LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動,成為研究的熱點。隨著研究的不斷深入和技術(shù)的發(fā)展,目前,LDPC碼已經(jīng)被多個通信系統(tǒng)定為信道編碼方案,并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過程中所涉及的數(shù)據(jù)量龐大,譯碼時序控制復(fù)雜,如何實現(xiàn)LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現(xiàn)LDPC碼譯碼器為研究目標,主要對譯碼算法選擇、譯碼數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運算單元的FPGA設(shè)計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法,并對四種譯碼算法的糾錯性能和譯碼復(fù)雜度進行比較論證,選出適合硬件實現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng),對譯碼算法進行仿真分析,確定了譯碼算法的各個參數(shù)值和譯碼量化方案。 在系統(tǒng)仿真分析論證的基礎(chǔ)之上,以歸一化最小和譯碼算法為理論方案,利用硬件描述語言編寫譯碼功能模塊,并基于FPGA實現(xiàn)了固定譯碼長度的LDPC碼譯碼器,利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證,最后模擬通信系統(tǒng)完成了譯碼器的硬件測試。
標簽: LDPC FPGA 譯碼器 實現(xiàn)研究
上傳時間: 2013-04-24
上傳用戶:1234567890qqq
低密度校驗碼(LDPC,Low Density Parity Check Code)是一種性能接近香農(nóng)極限的信道編碼,已被廣泛地采用到各種無線通信領(lǐng)域標準中,包括我國的數(shù)字電視地面?zhèn)鬏敇藴省W洲第二代衛(wèi)星數(shù)字視頻廣播標準(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術(shù)之一。 當今LDPC碼構(gòu)造的主流方向有兩個,分別是結(jié)合準循環(huán)(QC,Quasi Cyclic)移位結(jié)構(gòu)的單次擴展構(gòu)造和類似重復(fù)累積(RA,Repeat Accumulate)碼構(gòu)造。相應(yīng)地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實現(xiàn)簡單,但是吞吐量不高,且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后,結(jié)合編譯碼器綜合實現(xiàn)的復(fù)雜度考慮,提出了一種切實可行的基于二次擴展(Dex,Duplex Expansion)的QC-LDPC碼構(gòu)造方法,以實現(xiàn)高吞吐量的LDPC碼收發(fā)端;并且充分利用該類碼校驗矩陣準循環(huán)移位結(jié)構(gòu)的特點,結(jié)合RU算法,提出了一種新編碼器的設(shè)計方案。 基于二次擴展的QC-LDPC碼構(gòu)造方法,是通過對母矩陣先后進行亂序擴展(Pex,Permutation Expansion)和循環(huán)移位擴展(CSEx,Cyclic Shift Expansion)實現(xiàn)的。在此基礎(chǔ)上,為了實現(xiàn)可變碼長、可變碼率,一般編譯碼器需同時支持多個亂序擴展和循環(huán)移位擴展的擴展因子。本文所述二次擴展構(gòu)造方法的特點在于,固定循環(huán)移位擴展的擴展因子大小不變,支持多個亂序擴展的擴展因子,使得譯碼器結(jié)構(gòu)得以精簡;構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu),便于硬件實現(xiàn);(偽)隨機生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能,是對硬件實現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用,使得實現(xiàn)復(fù)雜度近似與碼長成正比。考慮到吞吐量的要求,新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換(FS,F(xiàn)orward Substitution)模塊,同時簡化了流水線結(jié)構(gòu),由原先RU算法的6級降低為4級;為了縮短編碼延時,設(shè)計時安排每一級流水線計算所需的時鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計方案具有以下優(yōu)勢:相比RU算法,新方案對可變碼長、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節(jié)省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明,上述基于二次擴展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端,在實際應(yīng)用中具有很高的價值。 目前,LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法,及其對應(yīng)的編碼算法,也必將成為信道編碼理論未來的研究重點。
上傳時間: 2013-07-26
上傳用戶:qoovoop
H.264/AVC是ITU-T和ISO聯(lián)合推出的新標準,采用了近幾年視頻編碼方面的先進技術(shù),以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標準。 本文以實現(xiàn)D1格式的H.264/AVC實時編碼器為目標,作者負責系統(tǒng)架構(gòu)設(shè)計,軟硬件劃分以及部分模塊的硬件算法設(shè)計與實現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評估,算法特點的分析,同時考慮到編碼器系統(tǒng)的可伸縮性,可擴展性,本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當核心處理器,而FPGA作為協(xié)處理器,針對編碼器中最復(fù)雜耗時的模塊一運動估計模塊,設(shè)計相應(yīng)的硬件加速引擎,以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案,其中一個主要的不同在于幀間預(yù)測采用了可變塊尺寸的運動估計,同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用,以及更加精確的亞像素位置的預(yù)測,可以改善運動補償精度,提高圖像質(zhì)量和編碼效率,但同時也大大增加了編碼器的復(fù)雜度,因此需要設(shè)計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設(shè)計與實現(xiàn),包括整像素搜索,像素插值,亞像素(1/2,1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計中,將多處理器技術(shù)和流水線技術(shù)相結(jié)合,提供高性能的并行計算能力,同時,采用合理的存儲器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量,滿足運算的帶寬要求,并使編碼器具有較好的可伸縮性。最后,在Modelsim環(huán)境下建立測試平臺,完成了對整個設(shè)計的RTL級的仿真驗證,并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優(yōu)化,從而使工作頻率最終達到134MHz,分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實時性要求。
上傳時間: 2013-07-24
上傳用戶:sn2080395
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1