基于ISD4004芯片的語音錄放設計,內含詳細說明，程序代碼。
上傳時間： 2013-06-29
上傳用戶：hakim
圖像采集系統(tǒng)是數(shù)字圖像信號處理過程中不可缺少的重要部分，它將前端相機所捕獲的模擬信號轉化為數(shù)字信號，或者直接從數(shù)字相機中獲取數(shù)字信號，然后通過高速的計算機總線傳回計算機，憑借計算機的強大的運算、數(shù)據(jù)存儲與處理等操作能力，可以方便快捷地對信號進行分析處理，具有人機友好、功能靈活、可移植性強等優(yōu)點。隨著對數(shù)據(jù)傳送速度要求的提高，PCI總線以其高的數(shù)據(jù)傳輸率，即插即用，低功耗等眾多優(yōu)點，得到廣泛的應用。本文針對PCI總線接口電路使用的廣泛性，介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機制，采用可編程邏輯器件FPGA實現(xiàn)與PCI9054的本地接口的信號轉換，給出了邏輯實現(xiàn)方案和仿真圖。本文針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節(jié)詳細介紹了系統(tǒng)的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結果和測試結果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。在文章的軟件設計部分介紹了WinDriver驅動開發(fā)工具，利用WinDriver工具，在WindowsXP系統(tǒng)下實現(xiàn)設備的驅動程序開發(fā)，完成主模式數(shù)據(jù)傳輸和設備中斷的功能。
上傳時間： 2013-06-03
上傳用戶：com1com2
隨著網(wǎng)絡技術和通信技術的突飛猛進，人們對通信的保密性能，抗干擾能力的要求越來越高，而且對信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實現(xiàn)都離不開擴頻通信技術的應用，而擴頻通信芯片作為擴頻通信網(wǎng)絡的核心器件，自然也成了研究的重點。本論文旨在借鑒國內外相關研究成果，并以家庭電力線通信環(huán)境為背景，驗證了一種CDMA碼分多址通信的實現(xiàn)方案，并通過智能家庭系統(tǒng)展示了其應用效果。 本課題以構建家庭電力載波通信網(wǎng)絡為目標，首先，以兩塊Cyclone系列FPGA開發(fā)板為基礎，分別作為發(fā)送單元和接收單元，構建了系統(tǒng)的硬件開發(fā)平臺；以QuartusⅡ 7.2為開發(fā)環(huán)境，運用Verilog硬件描述語言，編寫擴頻模塊和解擴模塊，并且進行了測試、仿真和綜合，驗證了通過專用芯片實現(xiàn)擴頻通信系統(tǒng)的可行性。應用方面，采用電力線載波通信芯片，提出了一種由智能插線板和嵌入式網(wǎng)關構成的家電控制系統(tǒng)。用戶通過WEB方式登陸嵌入式網(wǎng)關，智能插線板能夠在嵌入式網(wǎng)關的控制下控制電器的電源、發(fā)送紅外遙控指令，實現(xiàn)對家電的遠程遙控。使用兩塊FPGA開發(fā)板，實現(xiàn)了擴頻通信基本收發(fā)是本設計得主要成果；將擴頻通訊技術、嵌入式Web技術引入到智能家庭系統(tǒng)的設計當中是本文的一個特點。 仿真和實驗表明：采用電力線載波通信芯片組建家庭網(wǎng)絡的方案可行，由智能插線板和嵌入式網(wǎng)關構成的家電控制系統(tǒng)能靈活、便捷地實施家電控制，并具有一定的節(jié)能效果。
上傳時間： 2013-06-17
上傳用戶：vaidya1bond007b1
軟件無線電DDC(數(shù)字下變頻)系統(tǒng)作為前端ADC與后端通用DSP器件之間的橋梁，通過降低數(shù)據(jù)流的速率，把低速數(shù)據(jù)送給后端通用DSP器件進行處理，其性能的優(yōu)劣將對整個軟件無線電系統(tǒng)的穩(wěn)定性產(chǎn)生直接影響。采用專用DDC芯片完成數(shù)字下變頻，雖然具有抽取比大、性能穩(wěn)定等優(yōu)點，但價格昂貴，靈活性不強，不能充分體現(xiàn)軟件無線電的優(yōu)勢。FPGA工藝發(fā)展迅速，處理能力大大增強，相對于ASIC、DSP來說具有吞吐量高、開發(fā)周期短、可實現(xiàn)在線重構等諸多優(yōu)勢。正因為這些優(yōu)點，使得FPGA在軟件無線電的研究和開發(fā)中起著越來越重要的作用。 本次設計的目標是在一塊FPGA芯片上實現(xiàn)單通道數(shù)字下變頻系統(tǒng)。現(xiàn)階段主要對軟件無線電數(shù)字下變頻器的FPGA實現(xiàn)方法進行了研究分析，重點完成了其主要模塊的設計和仿真以及初步的系統(tǒng)級驗證。 論文首先對軟件無線電數(shù)字下變頻的國內外現(xiàn)狀進行了分析，然后對FPGA實現(xiàn)數(shù)字下變頻設計的優(yōu)勢作了闡述。在對軟件無線電理論基礎、數(shù)字信號處理的相關知識深入研究的基礎上重點研究軟件無線電數(shù)字下變頻技術。對數(shù)字下變頻的NCO、混頻、CIC、HB、FIR模塊的實現(xiàn)方法進行深入研究，在：MATLAB中設定整體系統(tǒng)方案、完成模塊劃分和接口定義，并對部分模塊建立數(shù)學模型并仿真、對模塊的性能進行優(yōu)化。從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此問的性能制約，從而選擇合理配置、優(yōu)化系統(tǒng)結構以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化。最后通過使用編寫'Verilog程序和調用部分lP Core相結合的方法完成數(shù)字下變頻各個模塊的設計并完成仿真和調試。結果表明設計的思想和結構是正確的，在下一步工作中主要完成系統(tǒng)的板級調試。
上傳時間： 2013-04-24
上傳用戶：隱界最新
在視頻傳輸系統(tǒng)中，最大障礙是視頻數(shù)據(jù)的大數(shù)據(jù)量傳輸。故壓縮就顯得尤為必要。MJPEG是以25幀每秒傳輸?shù)腏PEG圖像。本文根據(jù)JPEG基本壓縮模式，通過前端圖像采集芯片輸出標準的4：2：2格式的圖像流，在XILINX公司的SPARTAN IIE芯片下壓縮，獲得了良好效果，壓縮比達到10：1。中間的各個環(huán)節(jié)同MATLAB下同等壓縮相比，除了精度上有點差別外，基本一致。同專用芯片相比，比專用芯片靈活得多，F(xiàn)PGA內部全部是可編程，燒寫不同的程序便可實現(xiàn)不同的壓縮。同DSP相比，壓縮時間極大的提高，同周霖的“基于DSP技術的靜態(tài)圖像壓縮編碼”一文中編碼所需的時間進行比較(DCT變換消耗4224個指令，量化Z排序耗960指令，huffman編碼至少耗1400指令)，假設令其采用6000系列DSP，指令周期為6ns，運算速度為1336MIPS。壓縮一個8*8DCT塊，采用高檔的DSP，消耗39tJs，而采用27M的FPGA只需6us，若采用FPGA內部自帶的DLL將時鐘倍頻到54M，則只需要3us．本設計同傳統(tǒng)的壓縮實現(xiàn)方式相比，在速度和靈活性上有了極大的提高。
上傳時間： 2013-04-24
上傳用戶：TI初學者
隨著計算機科學和視頻技術的廣泛發(fā)展,數(shù)字圖像采集在電子通信與信息處理領域得到了廣泛的應用,例如廣播電視的數(shù)字化、網(wǎng)絡視頻、監(jiān)視監(jiān)控系統(tǒng)等. 視頻圖像采集卡作為計算機視頻應用的前端設備,承擔著模擬視頻信號向數(shù)字視頻信號轉換的任務,在多媒體時代占據(jù)著重要的位置.設計一種功能靈活,使用方便,便于嵌入到系統(tǒng)中的視頻信號采集電路具有重要的實用意義. 本文首先介紹數(shù)字圖像采集系統(tǒng)的發(fā)展現(xiàn)狀和前景,提出了本次設計的目標: 完成基于PCI總線的高分辨率圖像采集卡設計.然后簡單介紹了本次設計用到的基本理論:數(shù)據(jù)采集理論,特別說明了采樣和量化的定義與區(qū)別,以及量化的幾種方式和量化與AD技術之間的關系. 圖像采集系統(tǒng)的基本構成,是以數(shù)字信號處理器為核心,控制外圍的A/D、D/A轉換器和外圍存儲器.本文對比了當下流行的DSP芯片和IFPGA芯片作為數(shù)字處理核心的優(yōu)缺點,并根據(jù)系統(tǒng)實際需要,選用FPGA作為數(shù)字信號處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統(tǒng)的整體設計方案. 圖像采集卡的硬件設計分為A/D前端模擬通道設計和FPGA數(shù)字信號傳輸及外圍電路設計.本文重點介紹了A/D芯片外圍電路連接和使用方法,對PCI總線和它的控制電路也做了詳細闡述.對圖像采集卡的PCB布局布線也有詳細說明. 圖像采集卡FPGA內部程序構成也是本文的一個重點.本次的程序設計主要分為數(shù)據(jù)采集模塊,即與A/D接口模塊,數(shù)據(jù)暫存模塊,即SDRAM讀寫控制模塊,數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊,即PCI控制模塊.重點在于對的SDRAM的連續(xù)讀寫控制和各個模塊間的協(xié)調工作.說明了.A/D采集數(shù)據(jù)從接收到存儲詳細過程,以及對SDRAM讀寫狀態(tài)機和PCI總線的操控. 最后介紹了硬件調試和FPGA程序驗證結果.詳細說明了以Modelsim為平臺的前端功能仿真和后端時序仿真,以及以SignalTapⅡ為平臺,程序下載到FPGA中進行的實時驗證.結果表明整個圖像采集系統(tǒng)基本達到了系統(tǒng)設計中所給出的性能指標,證明了整個系統(tǒng)設計的正確性和合理性.
上傳時間： 2013-04-24
上傳用戶：amandacool
數(shù)字存儲示波器（DSO）上世紀八十年代開始出現(xiàn)，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術的發(fā)展，尤其是高速模/數(shù)（A/D）轉換器及半導體存儲器（RAM）的發(fā)展，數(shù)字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數(shù)字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統(tǒng)中部分模塊，包括前端高速A/D轉換器和FPGA的硬件模塊設計，數(shù)據(jù)處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。 本文在分析了傳統(tǒng)DSO架構的基礎上，提出了本系統(tǒng)的設計思想和實現(xiàn)方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現(xiàn)對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對不同時基情況下多通道數(shù)據(jù)的抽取，處理單元完成對數(shù)據(jù)正弦內插的計算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成，不僅充分利用了FPGA內豐富的邏輯資源，而且降低了整機成本，也減少了電路規(guī)模。 最后，利用ChipscopePro工具對采樣系統(tǒng)進行調試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
標簽： FPGA 高速實時數(shù) 字存儲 示波器
上傳時間： 2013-07-07
上傳用戶：asdkin
隨著電子科學、圖像傳輸處理技術與理論的迅速發(fā)展，機器人視頻監(jiān)控技術的實際研究與應用曰益得到重視，并不斷地在許多領域取得驕人的成果。特別是近年來，機器人視頻監(jiān)控技術已成為高技術領域一個重要的研究課題。 本論文詳細介紹了一種機器人視頻監(jiān)視系統(tǒng)的設計方案，實現(xiàn)了具有前端視頻采集、圖像傳輸處理功能的FPGA系統(tǒng)。該系統(tǒng)采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、I
標簽： FPGA 機器人 視頻監(jiān)視系統(tǒng)
上傳時間： 2013-07-21
上傳用戶：ybysp008
隨著集成電路的設計規(guī)模越來越大，F(xiàn)PGA為了滿足這種設計需求，其規(guī)模也越做越大，傳統(tǒng)平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰(zhàn)，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統(tǒng)的單一邏輯單元)，并且內部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，F(xiàn)PGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。 本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網(wǎng)數(shù)和外部使用的引腳數(shù)，從而達到減少布線所需的通道數(shù)。該算法和以前的算法相比較，無論從面積，還是通道數(shù)方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析，如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現(xiàn)某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數(shù)，采用較好的目標函數(shù)來達到較優(yōu)結果。
上傳時間： 2013-04-24
上傳用戶：zhaoq123
隨著信息技術的發(fā)展，數(shù)字信號的采集與處理在科學研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應用，這些應用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設計了內部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現(xiàn)其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發(fā)設備驅動程序的工具以及開發(fā)系統(tǒng)實際硬件的設備驅動程序時的一些關鍵技術。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數(shù)據(jù)采集卡進行了整體方案的設計。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實現(xiàn)。
上傳時間： 2013-05-22
上傳用戶：彭玖華
