亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

散熱技術(shù)

  • 基于FPGA的頻率特性測試儀的研制

    頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器,它廣泛應用于無線電、電視、雷達及通信等領域,為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個模塊構成,電路復雜,體積龐大,而且在高頻測量中,大量的分立元件易受溫度變化和電磁干擾的影響。為此,本文提出了集成化設計的方法,針對可編程邏輯器件的特點,對硬件實現(xiàn)方法進行了探索。 本文對三大關鍵技術進行了深入研究: 第一,由掃頻信號發(fā)生器的設計出發(fā),對直接數(shù)字頻率合成技術(DDS)進行了系統(tǒng)的理論研究,并改進了ROM壓縮方法,在提高壓縮比的同時,改進了DDS系統(tǒng)的雜散度,并且利用該方法實現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號發(fā)生器。 第二,為了提高系統(tǒng)時鐘的工作頻率,對流水線算法進行了深入的研究,并針對累加器的特點,進行了一系列的改進,使系統(tǒng)能在100MHz的頻率下正常工作。 第三,從系統(tǒng)頻率特性測試的理論出發(fā),研究如何在FPGA中提高多位數(shù)學運算的速度,從而提出了一種實現(xiàn)多位BCD碼除法運算的方法—高速串行BCD碼除法;隨后,又將流水線技術應用于該算法,對該方法進行改進,完成了基于流水線技術的BCD碼除法運算的設計,并用此方法實現(xiàn)了頻率特性的測試。 在研究以上理論方法的基礎上,以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實現(xiàn)載體,提出了基于單片機和FPGA體系結構的集成化設計方案;以VerilogHDL為設計語言,實現(xiàn)了頻率特性測試儀主要部分的設計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務,而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中,充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。 本文首先對相關的概念理論進行了介紹,包括DDS原理、流水線技術等,進而提出了系統(tǒng)的總體設計方案,包括設計工具、語言和實現(xiàn)載體的選擇,而后,簡要介紹了微處理器電路和外圍電路,最后,較為詳細地闡述了兩個主要模塊的設計,并給出了實現(xiàn)方式。

    標簽: FPGA 頻率特性 測試 儀的研制

    上傳時間: 2013-06-08

    上傳用戶:xiangwuy

  • 大電流互感器繞組屏蔽理論與應用研究

    隨著現(xiàn)代電力系統(tǒng)向大容量、高電壓方向發(fā)展,廣泛用于大型發(fā)電機組測量和保護用的大電流互感器的研制就變得很緊迫。考慮到大電流互感器具有大電流、強電磁干擾和多相運行等特點,在設計大電流互感器時,必須采取有效的屏蔽措施,屏蔽來自鄰相的雜散磁通。傳統(tǒng)的屏蔽方案是采用金屬屏蔽罩,盡管有效,但設備笨重。本文中,作者對有外層屏蔽繞組的大電流互感器進行了各種研究。 大電流互感器采用繞組屏蔽方式后,如何優(yōu)化設計屏蔽繞組,使屏蔽繞組能夠充分有效地屏蔽雜散磁通對環(huán)形鐵心的影響呢?針對上述的問題,本文作者主要完成如下幾個方面的工作: 1、首先對國內(nèi)外大電流互感器的發(fā)展與研究現(xiàn)狀進行了敘述,并成功設計了15000/5A大電流互感器。 2、對精典的電磁場理論和場路耦合法的數(shù)學理論進行了深入的研究,建立了大電流互感器的三維場路耦合有限元分析的數(shù)學模型和仿真模型。應用有限元軟件ANSYS建立三維有限元仿真模型和基于場路耦合原理的外部耦合電路。 3、理論分析了雜散磁通對電流互感器鐵心的影響;重點分析了繞組屏蔽雜散磁通理論;通過等值電流法,得到無論三相還是多相電流互感器條件下,中間相的電流互感器所受到的雜散磁通是最為嚴重的,為大電流互感器的有效保護提供了科學依據(jù)。 4、為了得到最優(yōu)化屏蔽繞組,對屏蔽繞組的匝數(shù)采用離散化替代連續(xù)性,再考慮屏蔽繞組在環(huán)形鐵心上的位置,共提出了多種優(yōu)化方案;根據(jù)三維場路耦合有限元分析模型,精確計算出屏蔽繞組中的電流、電流分布、環(huán)形鐵心中的磁感應強度分布和外層繞組的局部最高溫升,通過比較多種計算結果,得到大電流互感器屏蔽繞組的最優(yōu)化方案。 5、最后建立了大電流互感器的等效磁勢法和降流回路法兩種試驗方案模型,通過比較試驗方案仿真計算結果和出廠試驗結果,證明了仿真計算結果是正確的,可靠的。 通過對屏蔽繞組進行優(yōu)化設計后,有效地削弱了雜散磁通,使得大電流互感器輕型化、小型化,節(jié)約了大量的銅材料,使得其運輸更加方便。

    標簽: 大電流 互感器 繞組 應用研究

    上傳時間: 2013-04-24

    上傳用戶:yolo_cc

  • 基于ARM和DDS技術的壓電陶瓷驅(qū)動電源設計

    DDS(Direct Digital Synthesis直接數(shù)字頻率合成技術)是廣泛應用的信號生成方法,其優(yōu)點是易于程控,輸出頻率分辨率高,同時芯片的集成度高,適合于嵌入式系統(tǒng)設計。針對現(xiàn)有的壓電陶瓷電源輸出波形頻率、相位等不能程控、電路集成度不高、體積和功耗較大等問題,本文以ARM作為控制電路核心,引入DDS技術產(chǎn)生輸出的波形信號,并由集成高壓運放將波形信號提高至輸出級的電壓和功率。 在壓電陶瓷電源硬件電路中采用了模塊化設計,主要分為ARM控制電路、DDS系統(tǒng)驅(qū)動電路和波形調(diào)理電路、高壓運放電路等幾個部分。電源控制電路以三星公司的S3C2440控制器為核心,以觸摸屏作為人機輸入界面;DDS芯片選用ADI公司的AD9851,設計了DDS系統(tǒng)外圍驅(qū)動電路,濾波和信號調(diào)理電路,并應用了將DDS與鎖相環(huán)技術相結合的雜散問題解決方案;高壓運放電路由兩級運放電路組成,采用了電壓控制型驅(qū)動原理,放大電路的核心是PA92集成高壓運放,加入了補償電路以提高系統(tǒng)的響應帶寬,并在電源輸出設置了過電流保護和快速放電的放電回路。 電源軟件部分采用WINCE嵌入式系統(tǒng),根據(jù)WINCE系統(tǒng)驅(qū)動架構設計DDS芯片的流接口程序,編寫了流接口函數(shù)和配置文件,并將流驅(qū)動程序集成入WINCE系統(tǒng);編寫了基于EVC的觸摸屏人機界面主程序,由主程序?qū)⒂脩糨斎雲(yún)?shù)轉(zhuǎn)換為DDS芯片的控制字,并采用動態(tài)加載流驅(qū)動方式將控制字送入DDS芯片實現(xiàn)了對其輸出的控制。 對電源進行了不同典型波形輸出的測試實驗。在實驗中,測試了DDS信號波形輸出的精度和分辨率、電源動態(tài)輸出精度和對信號波形的跟隨性和響應性能。實驗表明,壓電陶瓷電源輸出信號波形精度較高,對波形、頻率等參數(shù)改變的響應速度快,達到電源輸出穩(wěn)定性要求。

    標簽: ARM DDS 壓電陶瓷 驅(qū)動

    上傳時間: 2013-04-24

    上傳用戶:haoxiyizhong

  • 基于ARM的地鐵用安全型智能IO的設計與實現(xiàn)

    地鐵信號設備中輸入輸出設備是信號邏輯和現(xiàn)場設備之間的接口,有著四高(高安全,高可靠,高可維護,高可用)要求,目前信號系統(tǒng)廠家的傳統(tǒng)做法是整個信號系統(tǒng)產(chǎn)品由一家公司來完成,可是隨著技算機技術的快速發(fā)展,邏輯部份目前已可以采用通用COTS產(chǎn)品,而輸入輸出部分還是需要各個信號廠家自己設計和生產(chǎn),因此設計出一款通用型的輸入輸出控制器已成地鐵行業(yè)的發(fā)展方向。 為了滿足以上要求,本文從實際應用角度出發(fā),使信號系統(tǒng)的產(chǎn)品更加的開放透明,設計出基于ARM的地鐵用安全型的智能I/O,從而使信號系統(tǒng)設計可以方便地和現(xiàn)場信號設備接口。 在硬件上采用冗余設計,以ARM為主處理器,整個系統(tǒng)無單點硬件故障,采集部分采用動態(tài)異或輸入設計,驅(qū)動部分采用安全驅(qū)動設計。 基于ARM的地鐵用安全智能I/O嚴格遵循歐洲鐵路信號產(chǎn)品的標準,使系統(tǒng)的安全性,可靠性,可用性和可維護性有了充分的保障。 本文主要介紹了地鐵用安全型智能I/O控制器的設計和實現(xiàn),包括設計思想,具體實施,硬件和軟件的設計等。

    標簽: ARM 地鐵 智能IO

    上傳時間: 2013-06-12

    上傳用戶:ljthhhhhh123

  • 基于ARM的嵌入式網(wǎng)絡視頻監(jiān)控系統(tǒng)設計與實現(xiàn)

    視頻監(jiān)控以其直觀方便、準確、信息內(nèi)容豐富而廣泛應用于許多場合,已經(jīng)滲透到交通、城市治安、國防等多種領域,甚至家庭安防,在人們的日常生活中扮演著越來越重要的作用。 由于傳統(tǒng)的視頻監(jiān)控系統(tǒng)存在著結構復雜、穩(wěn)定性可靠性不高、價格昂貴而且傳輸距離明顯受限的缺點。近年來,隨著計算機、網(wǎng)絡、電子與通信、圖像處理等技術的飛速發(fā)展,嵌入式網(wǎng)絡視頻監(jiān)控技術應用而生。 本文針對視頻監(jiān)控系統(tǒng)的實際需求,結合嵌入式技術、圖像處理技術和網(wǎng)絡技術,設計并實現(xiàn)了一種實時性好、可靠性高、成本低的嵌入式網(wǎng)絡視頻監(jiān)控系統(tǒng)。該系統(tǒng)以ARM9微處理器作為硬件平臺,以具有開發(fā)資源豐富、免費等優(yōu)勢的Linux操作系統(tǒng)作為軟件開發(fā)平臺。該系統(tǒng)采用以太網(wǎng)作為網(wǎng)絡傳輸介質(zhì),并使用TCP/IP網(wǎng)絡協(xié)議。視頻數(shù)據(jù)的傳輸協(xié)議選擇了支持組播技術的RTP/RTCP傳輸協(xié)議,客戶端在Linux下實現(xiàn)了基于SDL庫視頻顯示。 論文首先描述了嵌入式系統(tǒng)與視頻監(jiān)控技術的發(fā)展及相關技術,分析了國內(nèi)外視頻監(jiān)控系統(tǒng)的現(xiàn)狀和發(fā)展趨勢,對視頻監(jiān)控系統(tǒng)研究的背景和意義進行了闡述,并討論了幾種常見的視頻監(jiān)控解決方案,對幾種目前流行的視頻壓縮算法進行了對比;然后,提出了嵌入式視頻監(jiān)控系統(tǒng)的軟、硬件總體架構,并逐步對硬件平臺和軟件模塊設計進行了選擇和細化。其中,硬件平臺根據(jù)視頻數(shù)據(jù)采集以及處理需要選擇了攝像頭和存儲器;軟件設計中,首先完成了嵌入式系統(tǒng)的交叉開發(fā)環(huán)境搭建,針對ARM-Linux特性,完成了在開發(fā)板上操作系統(tǒng)和文件系統(tǒng)等移植,最后完成了Linux下V4L視頻采集、JPEG圖像壓縮、RTP/RTCP網(wǎng)絡傳輸、SDL庫視頻顯示以及avi格式視頻文件保存等。 此外,對系統(tǒng)構建過程中所用到的某些關鍵技木進行了較為詳盡的探討和研究,這對于從事相關科研工作的同仁們具有一定的參考價值。

    標簽: ARM 嵌入式 網(wǎng)絡視頻監(jiān)控 系統(tǒng)設計

    上傳時間: 2013-04-24

    上傳用戶:emouse

  • 基于ARM和GPRS遠程監(jiān)控系統(tǒng)的研究

    隨著社會經(jīng)濟的發(fā)展,人們防火、防盜意識的提高,人們對遠程現(xiàn)場狀況的了解提出了更高的需求。如何有效解決由于各監(jiān)控點分布范圍散、數(shù)量多、距離遠,甚至地處偏僻,有效管理多個監(jiān)控點等難題,僅依靠架設光纜、鋪設電纜難度大、且不切合實際(并且即使架設了通訊線路其速度慢、運營成本也高)。本文在分析研究了當前國內(nèi)、外視頻監(jiān)控系統(tǒng)研究現(xiàn)狀,并結合嵌入式系統(tǒng)、嵌入式處理器ARM、GPRS等相關領域的研究進展的基礎上,提出了一套基于ARM和GPRS的遠程監(jiān)空系統(tǒng)。它是利用GPRS網(wǎng)絡覆蓋范圍廣、傳輸特性好與嵌入式系統(tǒng)低功耗方便實用相結合的系統(tǒng)解決方案。系統(tǒng)通過溫度傳感器的檢測信息,實現(xiàn)溫度異常監(jiān)測,并將采集的圖像信息數(shù)據(jù)發(fā)送到數(shù)據(jù)監(jiān)控中心。 本系統(tǒng)硬件系統(tǒng)主要了采用三星公司的ARM920T S3C2410芯片作為系統(tǒng)處理器、USB攝像頭和DSl8B20溫度傳感器。S3C241O處理器通過外部溫度傳感器采集的溫度數(shù)據(jù),并與最近采集的溫度數(shù)據(jù)比較、判斷,發(fā)出圖像采集命令,最后將溫度和圖像數(shù)據(jù)通過其串口利用GPRSDTU將數(shù)據(jù)通過無線網(wǎng)絡傳送到有靜態(tài)IP地址或域名的遠程監(jiān)控中心服務器。監(jiān)控中心接受各個監(jiān)控終端的數(shù)據(jù),并實現(xiàn)對終端的集中管理。 本課題軟件方面分為系統(tǒng)軟件和應用軟件開發(fā)兩方面。系統(tǒng)軟件方面主要是ARM的BootLoader和嵌入式Linux的分析及移植;應用軟件方面包含終端ARM平臺嵌入式溫度采集和視頻采集軟件設計,數(shù)據(jù)發(fā)送程序,監(jiān)控中心程序設計三個部分。

    標簽: GPRS ARM 遠程監(jiān)控系統(tǒng)

    上傳時間: 2013-04-24

    上傳用戶:mingaili888

  • 直接數(shù)字頻率合成研究及其FPGA實現(xiàn)

    本文首先介紹了直接數(shù)字頻率合成技術(DDS)的基本原理、體系結構及工作過程,然后針對其關鍵部分進行了優(yōu)化,即采用函數(shù)近似法對存儲表結構(LUT)進行了優(yōu)化,使存貯位數(shù)大大縮小,并提出了一種雜散抑制技術的運用,即相位抖動技術。在對直接數(shù)字頻率合成(DDS)方法產(chǎn)生的信號進行理論分析的過程中,用matlab進行編程仿真作出了詳細的頻譜分析驗證。本文詳細的介紹了本次設計的具體實現(xiàn)過程和方法,將現(xiàn)場可編程邏輯器件(FPGA)和 DDS技術相結合,具體的體現(xiàn)了基于VHDL語言的靈活設計和修改方式是對傳統(tǒng)頻率合成實現(xiàn)方法的一次重要改進。文章最后給出了實現(xiàn)代碼、仿真結果,經(jīng)過驗證,本設計能夠達到其預期性能指標。

    標簽: FPGA 數(shù)字頻率合成

    上傳時間: 2013-04-24

    上傳用戶:Pzj

  • TTC側(cè)音測距關鍵技術研究及FPGA實現(xiàn)

    航天測控通信網(wǎng)是航天工程的重要組成部分。迄今為止,我國已建成“C頻段測控網(wǎng)”,及正在建設的“S頻段測控網(wǎng)”和“TDRSS測控網(wǎng)”。測距單元是測控系統(tǒng)基帶設備中的重要功能單元,為航天飛行器提供定位元素。目前,在航天測距系統(tǒng)中側(cè)音測距技術具有最高的測距精度。本文以中國電子科技集團第十研究所某項目為背景,對側(cè)音測距系統(tǒng)中的關鍵技術進行了詳細的研究,提出了一些改進測距精度的方法,最后用FPGA實現(xiàn)了側(cè)音測距功能單元。 本論文主要完成以下工作: 1)完成了直接數(shù)字頻率合成的雜散分析。采用嚴格的信號分析方法,運用離散傅立葉變換(DFT)和傅立葉變換(FT),推導了理想狀態(tài)和相位截短條件下的DDS輸出頻譜的數(shù)學表達式,并利用systemview仿真軟件建立了DDS相位截短模型,通過仿真驗證了分析結論的正確性。 2)改進了TT&C系統(tǒng)中經(jīng)典的FFT頻率引導算法,增加了頻譜對稱性分析,在實現(xiàn)頻率引導的同時完成了防載波頻率錯鎖的功能。 3)首次采用基于正交雙通道相關原理的數(shù)字相關相位估計法來實現(xiàn)次側(cè)音匹配和解模糊,降低了設備復雜度,提高了測距精度。針對低信噪比的情況,提出了基于平滑濾波的數(shù)據(jù)處理方法,提高了相位測量精度。對測距信道中加限幅器導致的測距信號信噪比惡化程度做了深入的理論分析。最后,分析了測距誤差,并對其中一些引起測距誤差的因素提出了改善方法。 通過本論文的工作,成功的完成了TT&C側(cè)音測距終端的研制,系統(tǒng)現(xiàn)已通過測試,達到系統(tǒng)任務書的各項指標要求。

    標簽: FPGA TTC 關鍵技術

    上傳時間: 2013-04-24

    上傳用戶:assss

  • 基于DDSFPGA的多波形信號源的研究

    直接數(shù)字合成(DDS)技術采用全數(shù)字的合成方法,所產(chǎn)生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點。本文研究的是一種基于DDS/FPGA的多波形信號源系統(tǒng),其中,DDS技術是其核心技術。DDS可以精確地控制合成信號的三個參量:幅度、相位以及頻率,因此利用DDS技術可以合成任意波形。但因其數(shù)字化合成的固有特點,使其輸出信號中存在大量雜散信號。雜散信號的主要來源是:相位截斷帶來的雜散信號;幅度量化帶來的雜散信號;DAC的非線性特性帶來的雜散信號。這些雜散信號嚴重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質(zhì)的關鍵。 本文在研究各種抑制DDS雜散技術的基礎上,提出了中和加擾技術,這可以在很大程度上減小雜散對DDS輸出信號譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片,其超強的數(shù)據(jù)處理能力十分適合應用于DDS多波形信號源的開發(fā)。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設計可以很方便地應用各種抑制雜散信號的方法來提高輸出信號的譜質(zhì)。 結合高速DDS技術和FPGA兩者的優(yōu)點,本文設計了一種基于DDS/FPGA的多波形信號源,它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設計的信號源可以適應多種不同的工作環(huán)境,給工作帶了方便。

    標簽: DDSFPGA 多波形 信號源

    上傳時間: 2013-07-27

    上傳用戶:sc965382896

  • 諧波信號發(fā)生器的研究與設計

    隨著頻率合成理論和高速大規(guī)模集成電路的發(fā)展,信號發(fā)生器作為一類重要的儀器,在通信、檢測、導航等領域有著廣泛的應用。特別是在高壓電力系統(tǒng)的檢測領域,常常需要模擬電網(wǎng)諧波的標準信號源對檢測設備的性能進行校驗,例如高壓電力線路的相位檢測,避雷器的性能檢測,用戶電能表的性能校驗等。為此,本文圍繞一種新型的參數(shù)可調(diào)諧波信號發(fā)生器進行了研究和設計,課題得到了常州市科技攻關項目的資助。 本文首先論述了頻率合成技術的發(fā)展,并將直接數(shù)字頻率合成技術與傳統(tǒng)的頻率合成技術進行了比較。然后深入研究了DDS的工作原理和基本結構,從頻域角度分析了理想?yún)?shù)和實際參數(shù)兩種情況下DDS的輸出頻譜。在此基礎上,詳細分析了引起輸出雜散的三個主要因素,并對DDS的雜散抑制方法進行了仿真研究。最后對參數(shù)可調(diào)諧波信號發(fā)生器進行了軟硬件設計。 在系統(tǒng)設計的過程中,本文以Altera公司的FPGA芯片EPF10K70RC240-2為核心,利用開發(fā)工具MAX+PLUSⅡ并結合硬件描述語言VHDL設計了一種頻率、相位、幅度、諧波比例可調(diào)的諧波信號發(fā)生器。詳細闡述了該信號發(fā)生器的體系結構,并進行了軟硬件的設計和具體電路的實現(xiàn)。實驗結果表明,系統(tǒng)的性能指標均達到了設計要求,且具有使用簡單、集成度高等特點。

    標簽: 諧波 信號發(fā)生器

    上傳時間: 2013-05-20

    上傳用戶:qulele

主站蜘蛛池模板: 无锡市| 讷河市| 龙里县| 水城县| 江油市| 太仆寺旗| 化隆| 满洲里市| 出国| 金溪县| 洛浦县| 淳安县| 安康市| 仁怀市| 聂拉木县| 雷山县| 马尔康县| 衡东县| 博客| 玉林市| 密云县| 鄯善县| 哈尔滨市| 宁蒗| 泽库县| 白玉县| 武胜县| 普安县| 赣州市| 云阳县| 巩留县| 上高县| 乌拉特中旗| 太和县| 永宁县| 保康县| 光山县| 沧源| 文水县| 上饶县| 长治县|