51常用的一些工具 包括時(shí)鐘計(jì)算,等等
上傳時(shí)間: 2013-07-05
上傳用戶:
介紹ARM的調(diào)試方法,及ARM開(kāi)發(fā)工具ads的原理與應(yīng)用(講的很詳細(xì),共三部分)
上傳時(shí)間: 2013-07-24
上傳用戶:www123lll
介紹ARM的調(diào)試方法,及ARM開(kāi)發(fā)工具ads的原理與應(yīng)用(講的很詳細(xì),共三部分)
上傳時(shí)間: 2013-05-29
上傳用戶:zhuoying119
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter,UART)是一種能同時(shí)支持短距離和長(zhǎng)距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌?,被廣泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片,但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢,難以滿足高速率數(shù)據(jù)傳輸?shù)膱?chǎng)合,而更重要的就是它們都具有不可移植性,因此要利用這些芯片來(lái)實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信,勢(shì)必會(huì)增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對(duì)UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢(shì),提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法,其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法,利用硬件描述語(yǔ)言來(lái)編制UART的各個(gè)子功能模塊以及頂層模塊,之后將其集成到FPGA芯片的內(nèi)部,這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議,主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長(zhǎng)度以及奇偶校驗(yàn)方式,還有多種中斷源、中斷優(yōu)先級(jí)、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力,模塊內(nèi)分開(kāi)的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO,采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境,也能適合低速的數(shù)據(jù)傳輸場(chǎng)合,因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計(jì)過(guò)程中,利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開(kāi)發(fā)環(huán)境中對(duì)各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明,本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。
上傳時(shí)間: 2013-08-02
上傳用戶:rocketrevenge
便攜式B型超聲診斷儀具有無(wú)創(chuàng)傷、簡(jiǎn)便易行、相對(duì)價(jià)廉等優(yōu)勢(shì),在臨床中越來(lái)越得到廣泛的應(yīng)用。它將超聲波技術(shù)、微電子技術(shù)、計(jì)算機(jī)技術(shù)、機(jī)械設(shè)計(jì)與制造及生物醫(yī)學(xué)工程等技術(shù)融合在一起。開(kāi)展該課題的研究對(duì)提高臨床診斷能力和促進(jìn)我國(guó)醫(yī)療事業(yè)的發(fā)展具有重要的意義。 便攜式B型超聲診斷儀由人機(jī)交互系統(tǒng)、探頭、成像系統(tǒng)、顯示系統(tǒng)構(gòu)成。其基本工作過(guò)程是:首先人機(jī)交互系統(tǒng)接收到用戶通過(guò)鍵盤或鼠標(biāo)發(fā)出的命令,然后成像系統(tǒng)根據(jù)命令控制探頭發(fā)射超聲波,并對(duì)回波信號(hào)處理、合成圖像,最后通過(guò)顯示系統(tǒng)完成圖像的顯示。 成像系統(tǒng)作為便攜式B型超聲診斷儀的核心對(duì)圖像質(zhì)量有決定性影響,但以前研制的便攜式B型超聲診斷儀的成像系統(tǒng)在三個(gè)方面存在不足:第一、采用的是單片機(jī)控制步進(jìn)電機(jī),控制精度不高,導(dǎo)致成像系統(tǒng)采樣不精確;第二、采用的數(shù)字掃描變換算法太粗糙,影響超聲圖像的分辨率;第三、它的CPU多采用的是51系列單片機(jī),測(cè)量速度太慢,同時(shí)也不便于系統(tǒng)升級(jí)和擴(kuò)展。 針對(duì)以上不足,提出了基于FPGA的B型超聲成像系統(tǒng)解決方案,采用Altera公司的EP2C5Q208C8芯片實(shí)現(xiàn)了步進(jìn)電機(jī)步距角的細(xì)分,使電機(jī)旋轉(zhuǎn)更勻速,提高了采樣精度;提出并采用DSTI-ULA算法(Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation)在FPGA內(nèi)實(shí)現(xiàn)數(shù)字掃描變換,提高了圖像分辨率;人機(jī)交互系統(tǒng)采用S3C2410-AL作為CPU,改善了測(cè)量速度和系統(tǒng)的擴(kuò)展性。 通過(guò)對(duì)系統(tǒng)硬件電路的設(shè)計(jì)、制作,軟件的編寫(xiě)、調(diào)試,結(jié)果表明,本文所設(shè)計(jì)的便攜式B型超聲成像系統(tǒng)圖像分辨率高、測(cè)量速度快、體積小、操作方便。本文所設(shè)計(jì)的便攜式B型超聲診斷儀可在野外作業(yè)和搶險(xiǎn)(諸如地震、抗洪)中發(fā)揮作用,同時(shí)也可在鄉(xiāng)村診所中完成對(duì)相關(guān)疾病的診斷工作。
上傳時(shí)間: 2013-05-18
上傳用戶:helmos
本研究針對(duì)目標(biāo)識(shí)別等系統(tǒng)中由于載機(jī)轉(zhuǎn)動(dòng)而使目標(biāo)圖像發(fā)生旋轉(zhuǎn),給測(cè)量及人眼觀察帶來(lái)的影響,因此需要對(duì)目標(biāo)圖像進(jìn)行實(shí)時(shí)的反旋轉(zhuǎn)處理,對(duì)目前出現(xiàn)的消像旋技術(shù)進(jìn)行分析和比較,選擇從電子學(xué)消旋方法出發(fā),研究圖像消像旋的方法,并給出了基于FPGA的實(shí)時(shí)消像旋系統(tǒng)的完整結(jié)構(gòu)和相應(yīng)的算法設(shè)計(jì)。 本文在對(duì)電子圖像消旋原理的深入分析的基礎(chǔ)上,設(shè)計(jì)并利用Visual C++6.0軟件仿真實(shí)現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法,再利用后插值處理保證了圖像的質(zhì)量;構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實(shí)時(shí)消像旋系統(tǒng),利用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)了整個(gè)消像旋算法的FPGA設(shè)計(jì)。該系統(tǒng)利用高速相機(jī)和Camera Link接口傳輸圖像,提高了系統(tǒng)的運(yùn)行速度。利用QuartusII和Matlab軟件對(duì)整個(gè)算法設(shè)計(jì)進(jìn)行混合仿真實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明,該系統(tǒng)能夠成功地對(duì)采集到的灰度圖像進(jìn)行消像旋處理,旋轉(zhuǎn)后的圖像清晰穩(wěn)定,像素誤差小于一個(gè)像素,而且對(duì)于視頻信號(hào)只有一幀的延時(shí)不到20ms,達(dá)到系統(tǒng)參數(shù)要求。
上傳時(shí)間: 2013-07-04
上傳用戶:MATAIYES
LED顯示屏是LED點(diǎn)陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來(lái),以其亮度高、視角廣、壽命長(zhǎng)、性價(jià)比高的特點(diǎn),在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領(lǐng)域得到了廣泛應(yīng)用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關(guān)鍵,是整個(gè)LED視頻顯示系統(tǒng)的核心。本文研究的是對(duì)全彩色同步LED屏的控制,控制LED屏同步顯示在上位機(jī)顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅(qū)動(dòng)器的特點(diǎn),提出了一種可行的方案并進(jìn)行了設(shè)計(jì)。系統(tǒng)主要分為兩個(gè)部分:視頻信號(hào)的獲取,視頻信號(hào)的處理。 經(jīng)過(guò)分析比較,決定從顯卡的DVI接口獲得視頻源,視頻源經(jīng)過(guò)DVI解碼芯片TFP401A的解碼后,可以獲得圖像的數(shù)字信息,這些信息包括紅、綠、藍(lán)三基色的數(shù)據(jù)以及行同步、場(chǎng)同步、使能等控制信號(hào)。這些信號(hào)將在視頻信號(hào)處理模塊中被使用。 信號(hào)處理模塊在接收視頻信號(hào)源后,對(duì)數(shù)據(jù)進(jìn)行處理,最后輸出數(shù)據(jù)給驅(qū)動(dòng)電路。在信號(hào)處理模塊中,采用了可編程邏輯器件FPGA來(lái)完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程(ISP)等特點(diǎn),所以特別適合于本設(shè)計(jì)。利用FPGA的可編程性,在FPGA內(nèi)部劃分了各個(gè)小模塊,各小模塊中通過(guò)少量的信號(hào)進(jìn)行聯(lián)系,這樣就將比較大的系統(tǒng)轉(zhuǎn)化成許多小的系統(tǒng),使得設(shè)計(jì)更加簡(jiǎn)單,容易驗(yàn)證。本文分析了驅(qū)動(dòng)電路所需要的數(shù)據(jù)的特點(diǎn),全彩色灰度級(jí)的實(shí)現(xiàn)方式,決定把系統(tǒng)劃分為視頻源截取、RGB格式轉(zhuǎn)化、位平面分離、讀SRAM地址發(fā)生器、寫(xiě)SRAM地址發(fā)生器、讀寫(xiě)SRAM選擇控制器、灰度實(shí)現(xiàn)等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具,對(duì)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試。改進(jìn)了時(shí)序、優(yōu)化了布局布線,使得系統(tǒng)性能得到了良好的改善。 在分析了所需要的資源的基礎(chǔ)上,課題決定采用Altera的Cyclone EP1C12 FPGA設(shè)計(jì)視頻信號(hào)處理模塊,在Quartus II和modelsim平臺(tái)下,用Verilog HDL語(yǔ)言開(kāi)發(fā)。
上傳時(shí)間: 2013-05-19
上傳用戶:玉簫飛燕
對(duì)弓網(wǎng)故障的檢測(cè)是當(dāng)今列車檢測(cè)的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量,使實(shí)時(shí)存儲(chǔ)和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大,需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理,進(jìn)而實(shí)現(xiàn)檢測(cè)現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)控。 @@ H.264/AVC(Advanced Video Coding)作為MPEG-4的第10部分,因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性,而被廣泛研究與應(yīng)用。H.264/AVC采用了先進(jìn)的算法,主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測(cè)、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語(yǔ)言Verilog,以紅色颶風(fēng) II開(kāi)發(fā)板作為硬件平臺(tái),在開(kāi)發(fā)工具QUARTUSII 6.0和MODELSIM_SE 6.1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片,實(shí)現(xiàn)視頻圖像采集、存儲(chǔ)、顯示以及實(shí)現(xiàn)H.264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性,逐漸成為許多系統(tǒng)設(shè)計(jì)的首選,尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合,大大變革了電子系統(tǒng)的設(shè)計(jì)方法,加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語(yǔ)言等,然后對(duì)靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析,比如H.264/AVC中的變換、量化、熵編碼等:并以JM10.2為平臺(tái),運(yùn)用H.264/AVC算法對(duì)視頻序列進(jìn)行大量的實(shí)驗(yàn),對(duì)不同分辨率、量化步長(zhǎng)、視頻序列進(jìn)行編解碼以及對(duì)結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開(kāi)發(fā)板為平臺(tái),進(jìn)行視頻圖像的采集存儲(chǔ)、顯示分析,其中詳細(xì)分析了SAA7113的配置、CCD信號(hào)的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT.601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì);最后運(yùn)用verilog語(yǔ)言實(shí)現(xiàn)H.264/AVC部分算法,并進(jìn)行功能仿真,得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號(hào)的采集存儲(chǔ)、顯示流程,詳細(xì)研究了H.264/AVC算法,并運(yùn)用硬件語(yǔ)言實(shí)現(xiàn)了部分算法,對(duì)視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞:FPGA;H.264/AVC;視頻;verilog;編解碼
上傳時(shí)間: 2013-04-24
上傳用戶:啦啦啦啦啦啦啦
隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展,視頻圖像處理技術(shù)近年來(lái)得到極大的重視和長(zhǎng)足的發(fā)展,其應(yīng)用范圍主要包括數(shù)字廣播、消費(fèi)類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問(wèn)題是當(dāng)處理的數(shù)據(jù)量很大時(shí),處理速度慢,執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗(yàn)證的靈活性低。 本論文首先根據(jù)視頻信號(hào)的處理過(guò)程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖;其次選擇視頻轉(zhuǎn)換芯片SAA7113,完成視頻圖像采集模塊的設(shè)計(jì),主要分三步完成:1)配置視頻轉(zhuǎn)換芯片的工作模式,完成視頻轉(zhuǎn)化芯片SAA7113的初始化:2)通過(guò)分析輸出數(shù)據(jù)流的格式標(biāo)準(zhǔn),來(lái)識(shí)別奇偶場(chǎng)信號(hào)、場(chǎng)消隱信號(hào)和有效行數(shù)據(jù)的開(kāi)始和結(jié)束信號(hào)三種控制信號(hào),并根據(jù)控制信號(hào),用Verilog硬件描述語(yǔ)言編程實(shí)現(xiàn)圖像數(shù)據(jù)的采集;3)分析SRAM的讀寫(xiě)控制時(shí)序,采用兩塊SRAM完成圖像數(shù)據(jù)的存儲(chǔ)。然后編寫(xiě)軟件測(cè)試文件,在ISE Simulator仿真環(huán)境進(jìn)行程序測(cè)試與運(yùn)行,并分析仿真結(jié)果,驗(yàn)證了數(shù)據(jù)采集和存儲(chǔ)的正確性;最后,對(duì)常用視頻圖像算法的MATLAB仿真,選擇適當(dāng)?shù)乃阕樱捎霉ぞ進(jìn)ATLAB、System Generator for DSP和ISE,利用模塊構(gòu)建方式,搭建視頻算法平臺(tái),實(shí)現(xiàn)圖像平滑濾波、銳化濾波算法,在Simulink中仿真并自動(dòng)生成硬件描述語(yǔ)言和網(wǎng)表,對(duì)資源的消耗做簡(jiǎn)要分析。 本論文的創(chuàng)新點(diǎn)是采用新的開(kāi)發(fā)環(huán)境System Generator for DSP實(shí)現(xiàn)視頻圖像算法。這種開(kāi)發(fā)視頻圖像算法的方式靈活性強(qiáng)、設(shè)計(jì)周期短、驗(yàn)證方便、是視頻圖像處理發(fā)展的必然趨勢(shì)。
標(biāo)簽: FPGA 視頻圖像 處理系統(tǒng)
上傳時(shí)間: 2013-05-20
上傳用戶:fudong911
本文研究了在復(fù)雜背景下紅外圖像的背景和噪聲抑制算法,并且完成了硬件實(shí)現(xiàn),主要包括以下內(nèi)容: 1.通過(guò)對(duì)實(shí)際紅外圖像的背景和噪聲特性的研究分析,設(shè)計(jì)改進(jìn)了一種基于加權(quán)廣義次序統(tǒng)計(jì)濾波器的背景抑制的算法。紅外圖像的噪聲通常為脈沖噪聲,具有高頻特性;而紅外圖像的背景變換比較緩慢,其頻譜成分多集中在低頻區(qū)域,所以本文在對(duì)圖像特性分析的基礎(chǔ)上,設(shè)計(jì)改進(jìn)了基于加權(quán)廣義次序統(tǒng)計(jì)濾波器的背景抑制的算法。在對(duì)采集的起伏背景紅外圖像進(jìn)行背景抑制后,用全局門限可以有效的分割出目標(biāo)信息,輸出包含目標(biāo)信息的二值化圖像,為后續(xù)處理提供數(shù)據(jù)。但是出于更復(fù)雜背景條件下算法有效性的目的,深入討論了局部自適應(yīng)門限分割算法的設(shè)計(jì)。 2.在實(shí)時(shí)信號(hào)處理系統(tǒng)中,底層的圖像預(yù)處理算法目前難以用軟件實(shí)現(xiàn);但是其運(yùn)算結(jié)構(gòu)相對(duì)比較簡(jiǎn)單,適于用FPGA進(jìn)行硬件實(shí)現(xiàn)。本文對(duì)算法的FPGA設(shè)計(jì)作了較為深入地研究,同時(shí)介紹了算法的VHDL實(shí)現(xiàn),利用模塊化的優(yōu)點(diǎn)對(duì)算法分模塊設(shè)計(jì),對(duì)各個(gè)模塊的實(shí)現(xiàn)作了詳細(xì)介紹。 3.完成了紅外成像制導(dǎo)系統(tǒng)的預(yù)處理部分硬件電路設(shè)計(jì),對(duì)FPGA中預(yù)處理算法的處理結(jié)果進(jìn)行了驗(yàn)證。通過(guò)算法在硬件上的實(shí)現(xiàn),證明了算法的有效性。
標(biāo)簽: FPGA 紅外成像 制導(dǎo) 數(shù)據(jù)
上傳時(shí)間: 2013-07-02
上傳用戶:釣鰲牧馬
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1