<li id="kucwm"></li>
算法
標(biāo)簽： C語言 算法
上傳時間： 2013-12-13
上傳用戶：zq70996813
嵌入式C語言經(jīng)典算法集合
上傳時間： 2013-12-21
上傳用戶：bakdesec
CRC算法及C語言實現(xiàn)
標(biāo)簽： CRC 算法 C語言
上傳時間： 2013-10-10
上傳用戶：ch3ch2oh
C語言經(jīng)典算法大全
上傳時間： 2013-10-30
上傳用戶：qq1604324866
c語言算法
標(biāo)簽： C語言 算法 程序 圖書
上傳時間： 2013-11-16
上傳用戶：dalidala
十大濾波算法程序大全，經(jīng)典不解釋
標(biāo)簽： 濾波算法 程序
上傳時間： 2014-12-31
上傳用戶：taa123456
范式哈夫曼算法的分析與實現(xiàn)
標(biāo)簽： 哈夫曼算法 分
上傳時間： 2014-01-21
上傳用戶：windypsm
濾波算法
標(biāo)簽： 濾波算法
上傳時間： 2013-10-15
上傳用戶：daxigua
在數(shù)字濾波器中，F(xiàn)IR濾波器是一種結(jié)構(gòu)簡單且總是穩(wěn)定的濾波器，同時也只有FIR濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運算速度過慢，而改進型的DA結(jié)構(gòu)的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提出了一種基于RAG算法的FIR濾波器，與傳統(tǒng)的基于DA算法的濾波器結(jié)構(gòu)的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結(jié)構(gòu)，減少了邏輯資源的消耗和硬件實現(xiàn)面積，提高了計算速度。本文設(shè)計的16階FIR濾波器用VerilogHDL進行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達到了邏輯資源的節(jié)約和運算速度的提高的整體優(yōu)化效果。
標(biāo)簽： FPGA FIR 濾波器 優(yōu)化算法
上傳時間： 2014-01-02
上傳用戶：waizhang
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對FPGA的跳頻系統(tǒng)，設(shè)計了一種基于獨立信道法，同步字頭法和精準(zhǔn)時鐘相結(jié)合的快速同步方法，同時設(shè)計了基于雙圖案的改進型獨立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計使用VHDL硬件語言實現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺上進行了功能驗證。實際測試表明，該快速同步算法建立時間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時間： 2013-10-27
上傳用戶：RQB123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="qkwmc"></strike>
