隨著電力電子技術的飛速發展，高頻開關電源由于其諸多優點已經廣泛深入到國防、工業、民用等各個領域，與人們的工作、生活密切相關，由此引發的電網諧波污染也越來越受到人們的重視，對其性能，體積，效率，功率密度等的要求也越來越高。因此，研究具有高功率因數、高效率的ACDC變換技術，對于抑制諧波污染、節釣能源及實現綠色電能變換具有重要意義通過分析目前功率因數校正PFC）技術與直流變換（DcDC）技術的研究現狀，采用了具有兩級結構的AcDc變換技術，對PFC控制技術，直流變換軟開關實現等內容進行了研究。前級PFC部分采用先進的單周期控制技術，通過對其應用原理、穩定性與優勢性能的研究，實璄了主電路及控電路的參數設計與優化，簡化了PFC控制電路結構、根據控制電路特點與系統環路穩性要求，完成了電流環路與整個控制環路設計，確保了系統穩定性，提高了系統動態響應。通過建立電路閉環仿真模型，驗證了單周期控制抑制輸入電壓與負載擾動的優勢性能及連續功率因數校正的優點，優化了電路參數后級直流變換主電路采用LLC諧振拓撲，通過變頻控制使直流變換環節具有軾開關特性。分析了不同開關頻率范圍內電路工作原理，并建立了基波等效電路，采用基波分析法對VLc需城電路的電反增益性，輸入阻抗持性進行了研究，確定了電路軟開關工作范圖。以基波分析結果為基礎進行了合理的電路參數優化設計，保證了直流變換環節在全輸入電壓范圍、全負載范圍內能實現橋臂開關管零電壓開通zVS}，較大范圍內邊整流二極管零電流關斷區CS），并將諧振電路中的電壓電流應力降到最小，極大的提高了系統效率同時，為了提高系統功率密度，選擇了優化的磁性元器件結構，實現了諧振感性元件與變壓器的磁性器件集成，大大減小了變換電路的體積在理論研究與參數設計的基礎上，搭建了實驗樣機，分別對PFC部分和DcDC部分進行了實驗驗證與結果分析。經實驗驗證ACDc變換電路功率因數在0.988以上，直瓿變換電路能實現全范圖軟開關，實現了高效率AcDC變換。關鍵詞：ACDC變換：功率因數校正：；高效率；LLC諧振電路：單周期控制
上傳時間： 2022-03-24
上傳用戶：
近年頻繁出現的霧霾天氣，加深了人們對肺癌的關注，迫切需要一種能對肺癌高危人群進行早期篩查和檢測的儀器。卟啉類化合物能與氣體中的某些分子發生明顯的顯色反應，該方法能有效地檢測出肺癌呼出氣體中的標志物。軟件系統是各類儀器功能實現的前提。針對肺癌檢測，本文基于ARMI設計開發了一套嵌入式肺癌呼吸氣體檢測軟件系統。結合軟件工程開發的相關技術思想，通過需求分析，在嵌入式Lnux平臺下對軟件系統進行開發設計，最終軟件系統能通過串口正常控制LED燈、氣泵、電磁閥等硬件設備，還能通過圖像采集設備實現視頻監控和圖像采集功能，并合理協調下位機微控制系統各部件的運作時間，最終實現了肺癌檢測系統的軟硬件一體化，實現了肺癌氣體檢測系統從進氣到檢測到結果處理全套控制功能。文章最后對軟件系統進行了相應測試。文章主要內容包括以下幾點：①結合下位機微控制系統的氣路設計，從用戶角度采用統一建模語言與用例圖對嵌入式系統軟件的設計進行需求分析與模型建設②搭建嵌入式 Linux系統環境并對其構架進行剖析，完成系統開發核心的接口驅動程序—視頻傳輸驅動程序和串口驅動程序進行設計。③以α t-Creator作為開發平臺，對系統中氣體富集模塊，氣體檢測模塊，圖像處現模塊，氣體吹掃模塊進行了開發設計，并對各模塊的控制流程與核心技術進行了詳細描述①在6410目標板上搭建Linu系統環境，并移植交叉編譯后的肺癌檢測系統控制軟件。針對第二章中提出的開發需求對系統軟件設置相應的測試用例，完成系統軟件測試得出測試結果。
上傳時間： 2022-03-31
上傳用戶：XuVshu
感謝您使用 Altera DE教學開發板。這塊板子的著眼于為在數字邏輯，計算機組織和FPGA方面的學習提供一個理想的工具。它在硬件和CAD工具上應用先進的技術為學生和專業人員展示了一個寬廣的主題。該板具有多種特點，非常適合各大學課程在實驗室環境下的一系列設計項目和非常復雜尖端的數字系統的開發和應用。Altera公司為DE2板提供了套支持文件，例如學習指導，現成的教學實驗練習和豐富的插圖說明DE2的特點DE2板是以 Cyclonell2C35FPGA為特點的672針引腳的包裝。板上所有重要的部件都與板上的芯片相連，使用戶能夠控制板上各種的操作DE2板包括了很多開關（兼有撥動開關和按鍵），發光二極管和七段數碼管。在更多進一步的實驗中還用到了SRAM，SDRAM Fash以及16×駙字符液晶。需要進行處理器和O接口試驗時，可以簡單的用 Altera Niosll處理器和象RS-232和PS/2標準接口。進行涉及音頻和視頻的實驗時，也有標準MC、line-in video-in（TV Decoder）和VGA（10-bit dac），這些特點都能夠被用來制作CD質量的音頻應用程序和專業的視頻圖象。為了能夠設計更強大的項目，DE2還提供了USB20接口（包括主、從USB），10/100M自適應以太網，紅外（lRDA）接口，以及SD卡接口。最后，可以通過兩排擴展O口與其它用戶自定義的板子相連。
標簽： altera
上傳時間： 2022-04-01
上傳用戶：bluedrops
主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1． 在 OrCAD Capture 中設計好線路圖。2． 然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3． 把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。
上傳時間： 2022-04-28
上傳用戶：kingwide
在電子設計中一定會用到各種元器件的原理圖和封裝圖，每個人在使用過程中可以自己創建或者在網站下載或者網上購買，但是所有的封裝庫混在一起比較混亂，命名規則也五花八門。長此以往導致自己使用很麻煩，所以本人根據元器件的封裝類型，約束了封裝的命名規則，便于查找和使用。本人致力于將所有常用的元器件封裝做一套完整的封裝庫，以便于大家使用。另外對于3D封裝，一般是借用其他人的封裝庫而創建的，由于本人不是機械設計出生，部分3D封裝尺寸可能不是很正確望見諒。對于直插的排阻可以使用SIP封裝，本人會在后續的資料中上傳。電阻內容較少，不設下載積分。后續資料會需要少量積分，也是希望大家能夠喜歡并給與鼓勵。如果能打賞一二就萬分感激了。
上傳時間： 2022-05-04
上傳用戶：
Altera(Intel)_MAX10_10M02SCU169開發板資料硬件參考設計+邏輯例程.QM_MAX10_10M02SCU169開發板主要特征參數如下所示：? 主控CPLD：10M02SCU169C8G；? 主控CPLD外部時鐘源頻率：50MHz；? 10M02SCU169C8G芯片內部自帶豐富的Block RAM資源；? 10M02SCU169C8G芯片邏輯單元數為2K LE；? QM_MAX10_10M02SCU169開發板板載Silicon Labs的CP2102芯片來實現USB轉串口功能；? QM_MAX10_10M02SCU169開發板板載MP2359高效率DC/DC提供CPLD芯片工作的3.3V電源；? QM_MAX10_10M02SCU169開發板引出了兩排50p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_MAX10_10M02SCU169開發板引出了芯片的3路按鍵用于測試；? QM_MAX10_10M02SCU169開發板引出了芯片的3路LED用于測試；? QM_MAX10_10M02SCU169開發板引出了芯片的JTAG調試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：
Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程。QM_Cyclone10_10CL006開發板主要特征參數如下所示：? 主控FPGA：10CL006YU256C8G；? 主控FPGA外部時鐘源頻率：50MHz；? 10CL006YU256C8G芯片內部自帶豐富的Block RAM資源；? 10CL006YU256C8G芯片邏輯單元數為6K LE；? QM_Cyclone10_10CL006開發板板載MP2359高效率DC/DC提供FPGA芯片工作的3.3V電源；? QM_Cyclone10_10CL006開發板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_Cyclone10_10CL006開發板引出了芯片的3路按鍵用于測試；? QM_Cyclone10_10CL006開發板引出了芯片的2路LED用于測試；? QM_Cyclone10_10CL006開發板引出了芯片的JTAG調試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：qingfengchizhu
Artix-7 XC7A35T-DDR3開發板資料硬件參考設計資料QM_ XC7A35T開發板主要特征參數如下所示：? 主控FPGA：XC7A35T-1FTG256C；? 主控FPGA外部時鐘源頻率：50MHz；? XC7A35T-1FTG256C芯片內部自帶豐富的Block RAM資源，達到了1,800kb；? XC7A35T-1FTG256C芯片邏輯單元數為33,280；? QM _XC7A35T板載N25Q064A SPI Flash芯片，8MB(64Mbit)的存儲容量；? QM _XC7A35T板載256MB鎂光的DDR3存儲器，型號為MT41K128M16JT-125:K；? QM _XC7A35T提供核心板芯片工作的3.3V電源，有一路3.3V的LED電源指示燈，板載高性能DC/DC芯片給FPGA 1.0V Core電壓，DDR3 1.5V電壓供電以及VDD_AUX的1.8V電壓；? QM _XC7A35T引出了兩排2x32p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM _XC7A35T引出了芯片的2路按鍵用于測試,其中一路用于PROGROM_B信號編程按鈕；? QM _XC7A35T引出了芯片的3路LED燈用于測試，其中一路LED為FPGA_DONE信號指示燈；? QM _XC7A35T引出了芯片的JTAG調試端口，采用單排6p、2.54mm間距的排針；
標簽： DDR3
上傳時間： 2022-05-11
上傳用戶：shjgzh
Altera(Intel)_Cyclone_IV_EP4CE15_開發板資料硬件參考設計+邏輯例程Cyclone IV EP4CE15核心板主要特征參數如下所示：? 主控FPGA：EP4CE15F23C8N；? 主控FPGA外部時鐘源頻率：50MHz；? EP4CE15F23C8N芯片內部自帶豐富的Block RAM資源；? EP4CE15F23C8N芯片邏輯單元數為15K LE；? Cyclone IV EP4CE15板載W25Q064 SPI Flash芯片，8MB字節的存儲容量；? Cyclone IV EP4CE15板載Winbond 32MB的SDRAM，型號為W9825G6KH-6；? Cyclone IV EP4CE15核心板板載MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V電源；? Cyclone IV EP4CE15核心板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? Cyclone IV EP4CE15核心板引出了芯片的3路按鍵用于測試；? Cyclone IV EP4CE15核心板引出了芯片的2路LED用于測試；? Cyclone IV EP4CE15核心板引出了芯片的JTAG調試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：zhanglei193
旋轉編碼器速度檢測控制資料在電纜生產線上，通常需要檢測電纜的走線速度，用來控制收線電機的轉速和計算線纜的長度。成纜工藝參數的穩定，直接關系到電線電纜的質量。該項目是為某電纜廠的技術改造項目，要改造的設備是利用束線原理制造的盤絞式成纜機，改造的內容是更換全部電氣控制系統。這種成纜機的放線盤固定，而收線盤固在盤絞架上同時完成絞合和收線的雙重運動。工作時，在線纜盤直流電機的帶動下，完成電纜的收線運動，在排線電機的帶動下實現電纜在收線盤的整齊排列。在大盤電機的帶動下，通過齒輪箱帶動盤絞架實現軸向旋轉，完成電纜絞合運動，是保證節距的關鍵。線速度是由收線盤的旋轉速度決定的，如果收線電機的轉速恒定，收線盤隨著收線軸的變粗，線速度會增大，因此，為保證收線速度恒定，要逐漸降低收線電機的轉速。摘 要：通過對盤絞式成纜機工作過程的分析，說明了對收線電機的控制要求，采用ＡＴ８９Ｃ５１ 單片機為控制核心，通過檢測旋轉編碼器在單位時間內輸出的脈沖數，與標準脈沖數進行比較，控制收線電機調速器的給定值，從而控制收線電機的旋轉速度，實現了線纜的均勻走線速度控制。給出單片機與旋轉編碼器組成的閉環線速度控制系統的電路原理及主要控制程序的設計方法。其簡潔的電路設計和典型的控制方法具有較高的參考價值。
標簽： 旋轉編碼器
上傳時間： 2022-06-06
上傳用戶：
