<rt id="c8e8y"></rt>
<rt id="c8e8y"></rt>
針對目前矩陣變換器電壓傳輸比多數只能達到0.866的問題，進行了深入研究，設計了一種泵式矩陣變換器結構，使電壓傳輸比任意可調,并從機理上解決了矩陣式變換器的傳輸比低的問題。
上傳時間： 2013-11-19
上傳用戶：hanhanj
石英具有非凡的機械和壓電特性, 使得從19 世紀40 年代中期以來一直作為基本的時鐘器件. 盡管在陶瓷, 硅晶和RLC電路方面有60 多年的研究, 在此之前沒有哪種材料或技術能替代石英振蕩器, 鑒于其異常的溫度穩定性和相位噪聲特性. 估計2006 年將有100億顆石英振蕩器被制造出來并放置到汽車, 數碼相機, 工業設備, 游戲設備, 寬帶設備,蜂窩電話, 以及事實上每一種數字產品當中. 石英振蕩器的制造數量比地球上的人口還要多.
上傳時間： 2013-10-17
上傳用戶：xinshou123456
Verilog_實現任意占空比、任意分頻的方法
上傳時間： 2013-11-07
上傳用戶：JasonC
正交頻分復用技術（Orthogonal Frequency Division Multiplexing， OFDM）非常適合高速通信系統，但存在高峰均功率比（PAPR）的問題。對OFDM系統中如何降低PARR的問題進行了研究，討論了降低PAPR的主要方法，重點分析了選擇性映射法（SLM），并在此基礎上提出了一種基于預編碼矩陣的改進算法，最后通過matlab進行了算法仿真，仿真結果表明，改進算法在使得OFDM系統在降低峰均功率比的性能上得到了進一步的改善。
上傳時間： 2014-01-23
上傳用戶：zwei41
OFDM是無人機高速遙測信道中的主要傳輸技術之一，但是OFDM系統的主要缺陷之一是具有較高的峰均比。文中研究了一種信道糾錯編碼與迭代限幅濾波算法（Repeated Clipping and Filtering，RCF）相結合的峰均比抑制方案。仿真結果表明，RCF算法能夠實現峰均比的有效抑制，卷積編碼和Turbo編碼能夠有效抑制RCF算法產生的限幅噪聲，降低系統誤碼率。
上傳時間： 2013-10-09
上傳用戶：sunshie
針對區域內多個小區普查的需求，對復雜環境下低信噪比WCDMA小區搜索進行了針對性改進，采用差分相干累積以及RS軟譯碼算法提高了低信噪比條件下WCDMA小區搜索性能并利用FPGA進行了工程實現，仿真計算和安捷倫E5515C的測試結果表明改進是有效的。
上傳時間： 2013-11-18
上傳用戶：wxqman
本書的將應及內容: • "源碼公開的最入王軍寞時操作系統fLC/OS- 1 1 為技心介紹了般人式蠅作系統在侄務侄務的調度和管理任務之間的通倩相同步內存管理等方面的實現陽應用特點 · 語密文字通俗易懂盡量越免了大量喪序摞代碼的剖析講解而代之以揭圖和例題!挺重點突出 · 在"C/05 -11 系統的移植的講解方面盡量雖曹先讀者可能不太熟悉的葉算機硬件系徒從而沖擊，.，片學習的重點而以大多數讀者都比役了'再和熟摩的"'系列單片機為硬件系統.
上傳時間： 2013-10-29
上傳用戶：wettetw
Verilog_實現任意占空比、任意分頻的方法
上傳時間： 2013-11-20
上傳用戶：ccxzzhm
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
LABVIEW最實用的技巧合集
標簽： LABVIEW
上傳時間： 2013-11-15
上傳用戶：685
<rt id="ccw88"></rt>