<li id="esiuc"></li> 該文著重研究了稀土永磁(REPM)無刷直流電動機(BLDCM)的高性能控制技術.在全面分析了稀土永磁無刷直流電動機的結構特點、工作原理、運行方式以及外部特性的基礎上,通過系統建模和數字仿真分析,分別針對航空低壓直流(LVDC)和高壓直流(HVDC)兩種電動機構用永磁無刷電動機,在小范圍轉速連續調節下的閉環穩速控制技術進行了詳細理論研究,提出了利用轉子位置傳感器信號間接測量電機轉速進行電機轉速閉環穩速控制的策略.同時就兩套無刷直流電動機控制器的硬件電路和軟件程序問題進行了重點工程設計,采用了高性能的AT89C2051和AT89C51單片機作為微處理器,用數字軟件技術對電機進行調速和轉速閉環控制,使電機在一定范圍內能夠進行精確調速和速度穩定控制.通過優化設計、軟硬件結合,實現了控制器小型化,提高了控制器可靠性,減小了體積與重量.永磁無刷直流電動機控制器樣機的測試結果表明:電機轉速可在要求范圍內連續調節,在幾乎三倍的額定轉矩范圍內,電機轉速在設定值下可保持高于指標精度的穩定工作,控制器之間通用性強、散熱可靠.
上傳時間： 2013-07-03
上傳用戶：chens000
基于手姿態的人機交互是以實現自然的人機交互為研究目標，可提高計算機的可操作性，同時使計算機能夠完成更加復雜的任務。而基于ARM的嵌入式系統具有功耗低、體積小、集成度高等特點，嵌入式與具體應用有機地結合在一起，具有較長的生命周期，能夠根據特定的需求對軟硬件進行合理剪裁。結合嵌入式技術的手姿態跟蹤設備能夠實時的檢測出人機交互系統中人手的位置與角度等數據，并將這些數據及時反饋給計算機虛擬系統來進行人機交互，提高跟蹤設備的可靠性和空間跟蹤精度。 通過對嵌入式開發過程以及對控制系統構成的分析，確定了手姿態信號輸入方案及系統的軟硬件總體設計方案。通過對目前流行的眾多嵌入式處理器的研究、分析、比較選擇了S3C2440處理器作為系統開發硬件核心，詳細介紹了S3C2440的相關模塊的設計，包括存儲單元模塊、通信接口模塊、JATG接口電路。同時設計了系統的外圍電路像系統時鐘電路、電源電路、系統復位電路。 選擇更適合于ARM開發的Linux系統作為軟件開發平臺。實現了Linux系統向開發板的移植、Bootloader的啟動與編譯、設備驅動程序的開發；根據手姿態信號輸入方案系統采用分模塊、分層次的方法設計了系統的應用程序——串口通信程序及手姿態識別子程序。通過分析常用的手姿態識別算法，系統采用基于神經網絡的動態時間規整與模板匹配相結合的動態手姿態識別算法。并依據相應的軟硬件測試方法對系統進行了分模塊調試及系統的集成。
上傳時間： 2013-07-11
上傳用戶：songyuncen
MF125型萬用表電路圖
上傳時間： 2013-04-24
上傳用戶：古谷仁美
本文主要考慮用單片機來實現公交車輛的自動考核與報站。文中介紹了系統設計的基本思路，詳細設計分硬件和軟件兩方面，硬件主要包括：最小系統、顯示部分電路、計數部分電路和語音電路等。軟件部分介紹了主要
上傳時間： 2013-06-21
上傳用戶：afeiafei309
本標準規定了繪制各種電氣圖用的圖形符號總則電氣圖用圖形符號國家標準包括以下個部分總則符號要素限定符號和常用的其他符號導線和連接器件無源元件半導體管和電子
上傳時間： 2013-05-19
上傳用戶：prczsf
地鐵信號設備中輸入輸出設備是信號邏輯和現場設備之間的接口，有著四高（高安全，高可靠，高可維護，高可用）要求，目前信號系統廠家的傳統做法是整個信號系統產品由一家公司來完成，可是隨著技算機技術的快速發展，邏輯部份目前已可以采用通用COTS產品，而輸入輸出部分還是需要各個信號廠家自己設計和生產，因此設計出一款通用型的輸入輸出控制器已成地鐵行業的發展方向。 為了滿足以上要求，本文從實際應用角度出發，使信號系統的產品更加的開放透明，設計出基于ARM的地鐵用安全型的智能I/O，從而使信號系統設計可以方便地和現場信號設備接口。 在硬件上采用冗余設計，以ARM為主處理器，整個系統無單點硬件故障，采集部分采用動態異或輸入設計，驅動部分采用安全驅動設計。 基于ARM的地鐵用安全智能I/O嚴格遵循歐洲鐵路信號產品的標準，使系統的安全性，可靠性，可用性和可維護性有了充分的保障。 本文主要介紹了地鐵用安全型智能I/O控制器的設計和實現，包括設計思想，具體實施，硬件和軟件的設計等。
上傳時間： 2013-06-12
上傳用戶：ljthhhhhh123
萬用表檢修彩色電視機開關電源，可以輕松學會維修電視機
上傳時間： 2013-08-02
上傳用戶：vendy
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
SignalTap II 內嵌邏輯分析儀是Altera 公司Quartus II 軟件中內嵌的一種調試程序,通過把一段執行邏輯分析功能 的代碼和客戶的設計組合在一起編譯、布局布線,完成傳統邏輯分析儀的功能。介紹了SignalTap II 的基本內容、實現原理以及 在實際工程中的應用環境。結合ATM交換矩陣的設計實例,詳細闡述了用SignalTapII 對FPGA 調試的具體方法和調試步驟, 以及在工程中的使用全過程。分析比較了該方法與傳統的外置式邏輯分析儀的優劣,對SignalTap II 應用條件進行了闡述。
標簽： SignalTapII FPGA 邏輯分析儀 調試
上傳時間： 2013-07-13
上傳用戶：古谷仁美
