Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業95
摘 要：研究一種基于FPGA的多路視頻合成系統。系統接收16路ITU656格式的視頻數據，按照畫面分割的要求對視頻數據流進行有效抽取和幀合成處理，經過視頻編碼芯片轉換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統利用FPGA的高速并行處理能力的優勢，應用靈活的的多路視頻信號的合成技術和數字圖像處理算法，實現實時處理多路視頻數據。
上傳時間： 2014-12-05
上傳用戶：jiangfire
基于FPGA的FFT算法實現
上傳時間： 2014-12-28
上傳用戶：chongchongsunnan
基于FPGA的FIR數字濾波器算法實現
上傳時間： 2013-11-12
上傳用戶：xz85592677
針對城市道路交叉口的常發性交通擁堵現象，依據RFID檢測系統的特點，提出了一種基于物聯網前端信息采集技術的交通流檢測方法。并且對城市道路交叉口采集到的交通流量相對增量、車輛的時間占有率相對增量以及地點平均車速等信息進行了對比性分析和統計推導，從理論上論證了交通擁擠產生時的交通流特點，然后以此為基礎給出了交通擁擠事件出現時的判別準則，構造出相應的擁擠檢測指標及判別算法。最后利用Matlab編程再結合實際交通測量數據驗證了算法的正確性。
上傳時間： 2014-12-28
上傳用戶：GavinNeko
基于解決Xmodem協議中CRC校驗的目的，以經典的LFSR硬件電路為基礎，采用了按字節并行運算CRC校驗碼，以及多字節CRC算法的方法。在Quartus II環境下，通過以VHDL語言仿真試驗，得出Xmodem協議中CRC校驗，以多字節循環并行CRC算法能夠滿足高速實時性要求的結論。
上傳時間： 2013-11-18
上傳用戶：lty6899826
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-11-07
上傳用戶：defghi010
醫療保健行業的發展趨勢是通過非置入手段來實現早期疾病預測，降低病人開支，這一趨勢促使醫療成像設備在該領域扮演了越來越重要的角色。為滿足這些行業目標需要的功能，設
上傳時間： 2013-10-15
上傳用戶：xsnjzljj
提出一種利用FPGA實現相關干涉儀測向算法的方法，給出了測向系統的結構和組成框圖，并詳細介紹了FPGA內部模塊的劃分及設計流程，最后結合實際設計出一種實現方案，并討論了該方案在寬帶測向中較原有實現方式的優勢。為了使算法更適于FPGA實現，提出了一種新的相位樣本選取方法，并仿真驗證了該方法與傳統方法的等效性。
上傳時間： 2013-11-11
上傳用戶：1142895891
介紹了AES中,SubBytes算法在FPGA的具體實現.構造SubBytes的S-Box轉換表可以直接查找ROM表來實現.通過分析SubBytes算法得到一種可行性硬件邏輯電路,從而實現SubBytes變換的功能.
上傳時間： 2013-11-30
上傳用戶：hzy5825468
