亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

成幀器

  • 基于FPGA技術(shù)的星載高速復(fù)接器設(shè)計(jì)

    隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個(gè)高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復(fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對整個(gè)空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對多個(gè)信號源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語言對高速復(fù)接器進(jìn)行行為級建模,為了驗(yàn)證這個(gè)模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動作特點(diǎn),對程序輸入信號進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來自兩個(gè)不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時(shí)對設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速復(fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).

    標(biāo)簽: FPGA 星載 復(fù)接器

    上傳時(shí)間: 2013-07-17

    上傳用戶:wfl_yy

  • 基于FPGA采用PCM通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的研制

    本文研制的數(shù)據(jù)采集器,用于采集導(dǎo)彈過載模擬試車臺的各種參數(shù),來評價(jià)導(dǎo)彈在飛行過程中的性能,由于試車臺是高速旋轉(zhuǎn)體,其工作環(huán)境惡劣,受電磁干擾大,而且設(shè)備要求高,如果遇到設(shè)備故障或設(shè)備事故,其損失相當(dāng)巨大,保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上,選用了基于現(xiàn)場可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的設(shè)計(jì),其優(yōu)點(diǎn)是FPGA技術(shù)在數(shù)據(jù)采集器中可以進(jìn)行模塊化設(shè)計(jì),增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性,并且可以將整個(gè)PCM通信系統(tǒng)設(shè)計(jì)成可編程序系統(tǒng),用戶只要稍加變更程序,則系統(tǒng)的被測路數(shù)、幀結(jié)構(gòu)、碼速率、標(biāo)度等均可改變以適應(yīng)任何場合。并且采用合理的糾錯(cuò)和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過對PCM通信的特點(diǎn)研究,研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個(gè)模塊的具體建模與設(shè)計(jì),系統(tǒng)采用的是FPGA技術(shù)來實(shí)現(xiàn)數(shù)據(jù)采集和信號處理,采用VHDL實(shí)現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計(jì)。采用基于NiosII實(shí)現(xiàn)串口通訊,構(gòu)建了實(shí)時(shí)性和準(zhǔn)確性通信網(wǎng)絡(luò),實(shí)現(xiàn)了數(shù)據(jù)的采集。 測試數(shù)據(jù)和數(shù)據(jù)采集的實(shí)驗(yàn)結(jié)果證明,采用FPGA技術(shù)實(shí)現(xiàn)PCM信號的編碼、傳輸、解碼,能夠有較強(qiáng)的抗干擾性、抗噪聲性能好、差錯(cuò)可控、易加密、易與現(xiàn)代技術(shù)結(jié)合,并且誤碼率較低,要遠(yuǎn)遠(yuǎn)優(yōu)于傳統(tǒng)的方法。

    標(biāo)簽: FPGA PCM 通信實(shí)現(xiàn) 多路

    上傳時(shí)間: 2013-04-24

    上傳用戶:com1com2

  • 基于FPGA的DAB信道編碼器輸入接口的設(shè)計(jì)與實(shí)現(xiàn)

    電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業(yè)的發(fā)展,對我國廣播業(yè)開發(fā)技術(shù)、信號的傳輸質(zhì)量和速度提出了更高更新的要求,促使廣播科研人員不斷更新現(xiàn)有技術(shù),以滿足人民群眾日益增長的需求。 本論文主要分析了現(xiàn)行廣播發(fā)射臺的數(shù)字廣播激勵(lì)器輸入接口的不足之處,根據(jù)歐洲ETS300799標(biāo)準(zhǔn),實(shí)現(xiàn)了一種激勵(lì)器輸入接口的解決方案,這種方案將復(fù)接器送來的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標(biāo)準(zhǔn)ETI(NI)的標(biāo)準(zhǔn)碼流,并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比,主要加入了交織和RS糾錯(cuò)編碼,使得信號抗干擾能力大大加強(qiáng),提高了節(jié)目從演播室到發(fā)射臺的傳輸質(zhì)量,特別是實(shí)時(shí)直播節(jié)目要求信號質(zhì)量比較好時(shí)具有更大的作用。 本論文利用校驗(yàn)位為奇數(shù)個(gè)的RS碼,對可檢不可糾的錯(cuò)誤發(fā)出報(bào)警信號,通過其它方法替代原有信號,對音質(zhì)影響不大,節(jié)省了糾正這個(gè)錯(cuò)誤的資源和開發(fā)成本。 同時(shí),我們采用FPGA硬件開發(fā)平臺和VHDL硬件描述語言編寫代碼實(shí)現(xiàn)硬件功能,而不采用專用芯片實(shí)現(xiàn)功能,使得修改電路和升級變得異常方便,大大提高了開發(fā)產(chǎn)品的效率,降低了成本。 經(jīng)過軟件仿真和硬件驗(yàn)證,本系統(tǒng)已經(jīng)基本實(shí)現(xiàn)了預(yù)想的功能,擴(kuò)展性較好,硬件資源開銷較小,具有實(shí)用價(jià)值。

    標(biāo)簽: FPGA DAB 信道 編碼器

    上傳時(shí)間: 2013-07-15

    上傳用戶:afeiafei309

  • LDPC碼編碼器FPGA實(shí)現(xiàn)研究

    LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下,結(jié)合連續(xù)相位MSK調(diào)制,滿足歸一化信噪比SNR=2dB時(shí),系統(tǒng)誤碼率低于10-4。根據(jù)課題背景,本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長的平方成正比,編碼復(fù)雜度大,成為編碼硬件實(shí)現(xiàn)的一個(gè)障礙;論文針對實(shí)際系統(tǒng)的預(yù)期指標(biāo),通過對多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析,基于1/2碼率,1024和2048兩種幀長,設(shè)計(jì)了三種編碼器的備選方案,分別為直接下三角編碼器,串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對于每種編碼器,分別設(shè)計(jì)了其整體結(jié)構(gòu),并對每種編碼器的功能模塊進(jìn)行深入研究,設(shè)計(jì)完成后利用第3方軟件MODELSIM對編碼器進(jìn)行了時(shí)序仿真;根據(jù)時(shí)序仿真結(jié)果和綜合報(bào)告對三種編碼方案進(jìn)行比較,最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后,在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對其進(jìn)行測試,利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。

    標(biāo)簽: LDPC FPGA 編碼器 實(shí)現(xiàn)研究

    上傳時(shí)間: 2013-08-02

    上傳用戶:林魚2016

  • 基于FPGA的Turbo碼編譯碼器研究與實(shí)現(xiàn)

    本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo),對Turbo碼的編譯碼算法和用硬件語言將其實(shí)現(xiàn)進(jìn)行了深入的研究。 首先,在理論上對Turbo碼的編譯碼原理進(jìn)行了介紹,確定了Max-log-MAF算法的譯碼算法,結(jié)合CCSDS標(biāo)準(zhǔn),在實(shí)現(xiàn)編碼器時(shí),針對標(biāo)準(zhǔn)中給定的幀長、碼率與交織算法,以及偽隨機(jī)序列模塊與幀同步模塊,提出了相應(yīng)解決方案;而在相應(yīng)的譯碼器設(shè)計(jì)中,采用了FPGA設(shè)計(jì)中“自上而下”的設(shè)計(jì)方法,權(quán)衡硬件實(shí)現(xiàn)復(fù)雜度與處理時(shí)延等因素,優(yōu)先考慮面積因素,提高元件的重復(fù)利用率和降低電路復(fù)雜度,來實(shí)現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個(gè)系統(tǒng)分割成不同的功能模塊,分別闡述了實(shí)現(xiàn)過程。 然后,基于Verilog HDL 設(shè)計(jì)出12位固點(diǎn)數(shù)據(jù)的Turbo編譯碼器以及仿真驗(yàn)證平臺,與用Matlab語言設(shè)計(jì)的相同指標(biāo)的浮點(diǎn)數(shù)據(jù)譯碼器進(jìn)行性能比較,得到該設(shè)計(jì)的功能驗(yàn)證。 最后,研究了Tuxbo碼譯碼器幾項(xiàng)最新技術(shù),如滑動窗譯碼,歸一化處理,停止迭代技術(shù)結(jié)合流水線電路設(shè)計(jì),將改進(jìn)后的譯碼器與先前設(shè)計(jì)的譯碼器分別在ISE開發(fā)環(huán)境中針對目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合,證實(shí)了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量,減少譯碼時(shí)延和存儲器面積從而降低功耗。

    標(biāo)簽: Turbo FPGA 編譯碼器

    上傳時(shí)間: 2013-04-24

    上傳用戶:haohaoxuexi

  • 基于FPGA的視頻編碼器的設(shè)計(jì)

    未來的時(shí)代是信息時(shí)代,信息需要通過媒體來進(jìn)行記錄、傳播和獲取。視頻數(shù)據(jù)的壓縮技術(shù)和解壓縮技術(shù)成了多媒體技術(shù)中的關(guān)鍵技術(shù)之一,本論文設(shè)計(jì)的芯片正是基于FPGA實(shí)現(xiàn)視頻編碼器的設(shè)計(jì),主要面向于對音頻和視頻信號進(jìn)行壓縮和解壓縮的廣泛場合。 本論文首先對FPGA技術(shù)做了介紹,主要從FPGA的結(jié)構(gòu)和特點(diǎn),闡述了FPGA設(shè)計(jì)的輸入、綜合、仿真、實(shí)現(xiàn)等,其次介紹了當(dāng)今主流的視頻編碼標(biāo)準(zhǔn),如H.263、H.264。本論文基于FPGA來實(shí)現(xiàn)視頻編碼,提出了視頻編解碼器系統(tǒng)設(shè)計(jì)方案,包括系統(tǒng)設(shè)計(jì)和模塊設(shè)計(jì),最后,文章又提出了圖像預(yù)處理部分和運(yùn)動估計(jì)部分的設(shè)計(jì)思想和實(shí)現(xiàn)步驟,其中的運(yùn)動估計(jì)設(shè)計(jì)部分是整個(gè)論文的關(guān)鍵,以及通過仿真得到理想的結(jié)果。

    標(biāo)簽: FPGA 視頻編碼器

    上傳時(shí)間: 2013-06-28

    上傳用戶:aa17807091

  • TS流復(fù)用器及其接口

    在數(shù)字電視系統(tǒng)中,MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法,給出了實(shí)現(xiàn)方法,并通過了硬件驗(yàn)證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究,給出了設(shè)計(jì)方法,并通過了硬件驗(yàn)證。 本文的主要工作如下: ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析,并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺,并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實(shí)現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了.ASI接口,主要分析了位同步的實(shí)現(xiàn)過程,實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口,提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì),并進(jìn)行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分,硬件平臺及接口采用Verilog語言實(shí)現(xiàn),PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活,且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行,極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設(shè)計(jì)平臺下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器,經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

    標(biāo)簽: TS流 復(fù)用器 接口

    上傳時(shí)間: 2013-06-10

    上傳用戶:01010101

  • 基于FPGA的調(diào)制解調(diào)器

    當(dāng)今電子系統(tǒng)的設(shè)計(jì)是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計(jì),基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計(jì)是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ),以硬件描述語言為主要設(shè)計(jì)手段,借助以計(jì)算機(jī)為平臺的EDA工具進(jìn)行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上,給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計(jì)軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進(jìn)行SOPC(System On a Programmable Chip)設(shè)計(jì)流程后,依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實(shí)現(xiàn)方案,模塊化的設(shè)計(jì)方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中,用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進(jìn)行系統(tǒng)建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程,將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能,調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core,進(jìn)一步提高了開發(fā)效率。 在進(jìn)行編譯、仿真調(diào)試成功后,經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實(shí)現(xiàn)方案。

    標(biāo)簽: FPGA 調(diào)制解調(diào)器

    上傳時(shí)間: 2013-05-28

    上傳用戶:koulian

  • 全雙工無線互動MP3播放器

    2005年上海市高校學(xué)生嵌入式系統(tǒng)創(chuàng)新設(shè)計(jì)競賽獲獎作品,論文摘要:該系統(tǒng)是基于ETOMS公司的USBICE開發(fā)平臺設(shè)計(jì)而成的全雙工無線互動MP3播放器,并兼有曲目名語音提示功能,由兩個(gè)MCU完成對整個(gè)系統(tǒng)的全局控制。通過ET44M210開發(fā)板的USB應(yīng)用接口設(shè)計(jì)U盤,將MP3文件從PC下載到MP3播放器(發(fā)送子系統(tǒng))的FLASH,接收子系統(tǒng))通過MCU的SPI接口并結(jié)合利用VLSISolution公司的VS1001KMP3解碼芯片和中科大訊飛的XF S3231B CN語音合成板卡分別完成對MP3數(shù)據(jù)流的解碼以及對MP3文件標(biāo)題信息的語音合成兩項(xiàng)主要功能。利用2.4GHzRFW102無線收發(fā)模塊以支持所有相關(guān)數(shù)據(jù)的發(fā)送和接收,此外在接收端設(shè)計(jì)了多個(gè)功能按鍵以實(shí)現(xiàn)鍵盤可控的全雙工無線互動。

    標(biāo)簽: MP3 全雙工 無線 播放器

    上傳時(shí)間: 2013-06-29

    上傳用戶:cc1015285075

  • 常用D/A轉(zhuǎn)換器和A/D轉(zhuǎn)換器介紹

      常用D/A轉(zhuǎn)換器和A/D轉(zhuǎn)換器介紹   下面我們介紹一下其它常用D/A轉(zhuǎn)換器和 A/D 轉(zhuǎn)換器,便于同學(xué)們設(shè)計(jì)時(shí)使用。   1. DAC0808   圖 1 所示為權(quán)電流型 D/A 轉(zhuǎn)換器 DAC0808 的電路結(jié)構(gòu)框圖。用 DAC0808 這類器件構(gòu) 成的 D/A轉(zhuǎn)換器,需要外接運(yùn)算放大器和產(chǎn)生基準(zhǔn)電流用的電阻。DAC0808 構(gòu)成的典型應(yīng)用電路如圖2 所示。

    標(biāo)簽: 轉(zhuǎn)換器

    上傳時(shí)間: 2014-12-23

    上傳用戶:zhenyushaw

主站蜘蛛池模板: 湘潭市| 德兴市| 安乡县| 什邡市| 闻喜县| 唐海县| 江西省| 嵊泗县| 胶南市| 咸宁市| 南昌市| 乌拉特中旗| 扎赉特旗| 铅山县| 富蕴县| 兖州市| 大竹县| 文昌市| 新野县| 宜君县| 广平县| 镇平县| 安西县| 阳高县| 灵璧县| 大化| 杭锦后旗| 淄博市| 宁波市| 稷山县| 岗巴县| 柞水县| 张家港市| 岐山县| 长兴县| 宁波市| 贺兰县| 荣昌县| 迁西县| 万山特区| 封开县|