亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

應(yīng)用領(lǐng)域

  • 智能人臉識別算法及其FPGA的實現(xiàn).rar

    人臉自動識別技術(shù)是模式識別、圖像處理等學(xué)科的一個最熱門研究課題之一。隨著社會的發(fā)展,各方面對快速有效的自動身份驗證的要求日益迫切,而人臉識別技術(shù)作為各種生物識別技術(shù)中最重要的方法之一,已經(jīng)越來越多的受到重視。對于具有實時,快捷,低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細(xì)分析了智能人臉識別算法原理,發(fā)展概況和前景,包括人臉檢測算法,人眼定位算法,預(yù)處理算法,PCA和ICA 算法,詳細(xì)分析了項目情況,系統(tǒng)劃分,軟硬件平臺的資源和使用。并在ISE軟件平臺上,用硬件描述語言(verilog HDL)對算法部分嚴(yán)格按照FPGA代碼風(fēng)格進(jìn)行了RTL 硬件建模,并對C++算法進(jìn)行了優(yōu)化處理,通過仿真與軟件算法結(jié)果進(jìn)行比對,評估誤差,最后在VirtexII Pro FPGA 上進(jìn)行了綜合實現(xiàn)。 主要研究內(nèi)容如下: 首先,對硬件平臺xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進(jìn)行了描述和研究,對存儲器sdram,RS-232 串口,JTAG 進(jìn)行了研究和調(diào)試,對Coreconnect的OPB總線仲裁機(jī)理進(jìn)行了兩種算法的比較,RTL 設(shè)計,仿真和綜合。利用ISE和VC++軟件平臺,對verilog和C++算法進(jìn)行同步比較測試,使每步算法對應(yīng)正確的結(jié)果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源,制板時正確選型,以及加快設(shè)計和調(diào)試進(jìn)度。其次,對人臉識別算法流程中的人臉檢測,人眼定位,預(yù)處理,識別算法分別進(jìn)行了比較研究,選取其中各自性能最好的一種算法對其原理進(jìn)行了分析討論。人臉檢測采用adaboost 算法,因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法,因為它具有快速,準(zhǔn)確,弱時實的特點(diǎn)。預(yù)處理算法采用直方圖均衡加平滑的算法,簡單,高效。 識別算法采用PCA 加ICA 算法,它能最大的弱化姿態(tài)和光照對人臉識別的影響。 最后,使用Verilog HDL 硬件描述語言進(jìn)行算法的RTL 建模,在C++算法的基礎(chǔ)上,保證原來效果的前提下,根據(jù)FPGA 硬件特點(diǎn)對算法進(jìn)行了優(yōu)化。視頻輸入輸出是人臉識別的前提,它提供FPGA 上算法需要處理的數(shù)據(jù),預(yù)處理算法在C++算法的基礎(chǔ)上進(jìn)行了優(yōu)化,最大的減少了運(yùn)算量,提高了運(yùn)算速度,16 位計算器模塊使得在算法實現(xiàn)時可以根據(jù)系統(tǒng)要求,在FPGA的ip 核和自己設(shè)計的模塊之間選擇性能更好的一個來調(diào)用,F(xiàn)IFO的設(shè)計提供同步和異步時鐘域的數(shù)據(jù)緩存。設(shè)計在ISE和VC++軟件平臺同時進(jìn)行,隨時對verilog和C++數(shù)據(jù)進(jìn)行監(jiān)測和比對。全部設(shè)計模塊通過仿真,達(dá)到預(yù)定的性能要求,并在FPGA 上綜合實現(xiàn)。

    標(biāo)簽: FPGA 人臉識別 算法

    上傳時間: 2013-07-13

    上傳用戶:李夢晗

  • 用51單片機(jī)設(shè)計的時鐘電路.rar

    用51單片機(jī)設(shè)計的時鐘電路,系統(tǒng)由AT89C51、LED 數(shù)碼管、按鍵、發(fā)光二極管等部分構(gòu)成,能實現(xiàn)時間的調(diào)整、定時時間的設(shè)定,輸出等功能。

    標(biāo)簽: 51單片機(jī) 時鐘電路

    上傳時間: 2013-04-24

    上傳用戶:gaorxchina

  • 萬用表測量技巧.rar

    測量技巧萬用表實用測量技法與故障檢修電子技能基礎(chǔ)

    標(biāo)簽: 萬用表 測量

    上傳時間: 2013-05-18

    上傳用戶:wsf950131

  • 用FPGA實現(xiàn)直接序列擴(kuò)頻通信.rar

    擴(kuò)頻通信,即擴(kuò)展頻譜通信技術(shù)(Spread Spectrum Communication),它與光纖通信、衛(wèi)星通信一同被譽(yù)為進(jìn)入信息時代的三大高技術(shù)通信傳輸方式。 擴(kuò)頻通信是將待傳送的信息數(shù)據(jù)用偽隨機(jī)編碼序列,也即擴(kuò)頻序列(SpreadSequence)調(diào)制,實現(xiàn)頻譜擴(kuò)展后再進(jìn)行傳輸。接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理,恢復(fù)出原始信息數(shù)據(jù)。 擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強(qiáng)的抗人為干擾,抗窄帶干擾,抗多徑干擾的能力,并具有信息隱蔽、多址保密通信等特點(diǎn)。 現(xiàn)場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強(qiáng)的靈活性,可讓設(shè)計者開發(fā)出滿足多種標(biāo)準(zhǔn)的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計者緊跟新標(biāo)準(zhǔn)的變化,并能提供可行的方法來滿足不斷變化的標(biāo)準(zhǔn)要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設(shè)計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障,使軟硬件工程師們有了真正的共同語言,使目前一切仍處于計算機(jī)輔助設(shè)計(CAD)和規(guī)劃的電子設(shè)計活動產(chǎn)生了實在的設(shè)計實體論文對擴(kuò)頻通信系統(tǒng)和FPGA設(shè)計方法進(jìn)行了相關(guān)研究,并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實現(xiàn)了一個基帶擴(kuò)頻通信系統(tǒng)的發(fā)送端部分,最后用軟件Protel99SE設(shè)計了相應(yīng)的硬件電路。 該系統(tǒng)的設(shè)計主要分為兩個部分。第一部分是用QuartusII軟件設(shè)計了系統(tǒng)的VHDL語言描述代碼,并對系統(tǒng)中每個模塊和整個系統(tǒng)進(jìn)行相應(yīng)的功能仿真和時序時延仿真;第二部分是設(shè)計了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路,并進(jìn)行了相關(guān)測試,完成了預(yù)定的功能。

    標(biāo)簽: FPGA 直接序列 擴(kuò)頻通信

    上傳時間: 2013-07-26

    上傳用戶:15679277906

  • 基于FPGA的加密算法的研究與實現(xiàn).rar

    在幾乎所有現(xiàn)代通訊和計算機(jī)網(wǎng)絡(luò)領(lǐng)域中,安全問題都起著非常重要的作用。隨著網(wǎng)絡(luò)應(yīng)用的迅速發(fā)展,對安全的要求也逐漸加強(qiáng)。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制,且可以在更小的基域上達(dá)到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經(jīng)基本成熟,但由于它的計算復(fù)雜性大,所以在具體實現(xiàn)上還需要進(jìn)一步研究。實現(xiàn)超橢圓曲線密碼系統(tǒng),對于增強(qiáng)信息系統(tǒng)的安全性和研究更高強(qiáng)度的加密系統(tǒng)都有著重要的理論意義和較高的應(yīng)用價值,相信超橢圓曲線密碼系統(tǒng)將會有更好的應(yīng)用前景。 對于密碼系統(tǒng),我們希望它占用的空間更少,實現(xiàn)的時間更短,安全性更高。論文研究超橢圓曲線密碼中的加密算法,對主要算法進(jìn)行實現(xiàn)比較并提出軟硬協(xié)調(diào)思想實現(xiàn)超橢圓曲線密碼系統(tǒng)就是為了達(dá)到這個目標(biāo)。 論文先介紹了超橢圓曲線密碼系統(tǒng)中有限域上的兩個核心運(yùn)算——有限域乘法運(yùn)算和有限域求逆運(yùn)算。對有限域乘法運(yùn)算的全串行算法和串并混合算法在FPGA上用VHDL語言進(jìn)行了實現(xiàn),并對它們的結(jié)果進(jìn)行對比,重點(diǎn)在于對并行度不同的串并混合算法進(jìn)行實現(xiàn)比較,找到面積和速度的最佳結(jié)合點(diǎn)。通過對算法的實現(xiàn)和比較,發(fā)現(xiàn)理論上面積和速度協(xié)調(diào)性較好的8位串并混合算法在實際中協(xié)調(diào)性并不是很好,最終得出結(jié)論,在所做實驗的四種情況中,面積和速度協(xié)調(diào)性較好的算法是4位串并混合算法。隨后論文對有限域求逆運(yùn)算的三種算法在FPGA上用VHDL語言進(jìn)行實現(xiàn)比較,找到單獨(dú)實現(xiàn)有限域求逆運(yùn)算較好的算法(MIMA域求逆算法)和可以與域乘法運(yùn)算相結(jié)合的算法(使用域乘法求逆的算法),為軟硬協(xié)調(diào)實現(xiàn)超橢圓曲線系統(tǒng)思想的提出打下基礎(chǔ)。 論文然后提出了軟硬協(xié)調(diào)的方法實現(xiàn)超橢圓曲線系統(tǒng)的思想,并對整個系統(tǒng)進(jìn)行了軟硬件部分的劃分。通過分析,將標(biāo)量乘算法,除子算法和多項式環(huán)算法劃分到軟件部分,并對其中的標(biāo)量乘運(yùn)算進(jìn)行了詳細(xì)的分析介紹,將有限域算法歸于硬件部分并對其進(jìn)行了簡單描述。在最后對全文進(jìn)行總結(jié),提出進(jìn)一步需要開展的工作。

    標(biāo)簽: FPGA 加密 法的研究

    上傳時間: 2013-04-24

    上傳用戶:zl123!@#

  • 數(shù)字電視地面廣播傳輸系統(tǒng)發(fā)端FPGA設(shè)計與實現(xiàn).rar

    本項目完成的是基于中國“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)FPGA設(shè)計與實現(xiàn)。在本設(shè)計中,系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎(chǔ)構(gòu)建的主硬件處理平臺。對于發(fā)射端系統(tǒng),數(shù)據(jù)處理部分的擾碼器(隨機(jī)化)、前向糾錯編碼(FEC)、符號星座映射、符號交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設(shè)計實現(xiàn)的。其中關(guān)鍵技術(shù):TDS-OFDM技術(shù)及其和絕對時間同步的復(fù)幀結(jié)構(gòu)、信號幀的頭和幀體保護(hù)技術(shù)、低密度校驗糾錯碼(LDPC)等,體現(xiàn)了國標(biāo)的自主創(chuàng)新特點(diǎn),為數(shù)字電視領(lǐng)域首次采用。其硬件實現(xiàn),亦尚未有具體產(chǎn)品參考。 本文首先介紹了當(dāng)今國內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀,中國數(shù)字電視地面廣播傳輸國家標(biāo)準(zhǔn)的頒布背景。并對國標(biāo)系統(tǒng)技術(shù)原理框架,發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計的相關(guān)知識進(jìn)行了簡要介紹。在此基礎(chǔ)上,第三章重點(diǎn)、詳細(xì)地介紹了基于FPGA實現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設(shè)計,論述了系統(tǒng)中各功能模塊的FPGA設(shè)計和實現(xiàn),包括設(shè)計方案、算法和結(jié)構(gòu)的選取、FPGA實現(xiàn)、仿真分析等。第四章介紹了對整個系統(tǒng)的級連調(diào)試過程中,對系統(tǒng)結(jié)構(gòu)進(jìn)行的優(yōu)化調(diào)整,并對級連后的整個系統(tǒng)的性能進(jìn)行了仿真、分析和驗證。作者在項目中完成的工作主要有: 1.閱讀相關(guān)資料,了解并分析國標(biāo)系統(tǒng)的技術(shù)結(jié)構(gòu)和原理,分解其功能模塊。 2.制定了基于國標(biāo)的發(fā)端系統(tǒng)FPGA實現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進(jìn)了3780點(diǎn)IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設(shè)計并驗證。 4.完成了擾碼器、前向糾錯編碼、符號星座映射、符號交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設(shè)計和驗證。 5.在系統(tǒng)級連調(diào)試中,利用各模塊數(shù)據(jù)結(jié)構(gòu)特點(diǎn),優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗證。

    標(biāo)簽: FPGA 數(shù)字電視 地面廣播

    上傳時間: 2013-04-24

    上傳用戶:zzbbqq99n

  • MIMOOFDM關(guān)鍵技術(shù)研究與FPGA設(shè)計.rar

    寬帶無線通信的持續(xù)高速的需求增長刺激了新的通信技術(shù)的不斷產(chǎn)生,而這些技術(shù)的發(fā)展,很大程度上都來自于不同技術(shù)的互相補(bǔ)充與融合,這也成為新標(biāo)準(zhǔn)的源泉。正交頻分復(fù)用(OFDM)技術(shù)在提供高效的頻譜利用率以及良好的抗多徑性能的同時,通過多輸入輸出(MIMO)技術(shù)來進(jìn)一步增加信道容量,在不增加信號帶寬的基礎(chǔ)上取得更高的傳輸速率和更好的傳輸質(zhì)量。因此MIMO-OFDM技術(shù)近年來在成為研究熱點(diǎn)的同時,已被認(rèn)為是下一帶移動通信和網(wǎng)絡(luò)接入標(biāo)準(zhǔn)中的核心技術(shù)。 本文主要對MIMO-OFDM系統(tǒng)物理層的關(guān)鍵技術(shù)進(jìn)行了研究,并主要對系統(tǒng)的同步和信道估計算法進(jìn)行了深入的分析,并提出了一些改進(jìn)。最后進(jìn)行了MIMO-OFDM基帶系統(tǒng)基于FPGA的物理層設(shè)計,對其中一些關(guān)鍵模塊的設(shè)計,比如信道估計和空時譯碼模塊進(jìn)行了詳細(xì)的討論。 第一章緒論部分首先結(jié)合寬帶無線通信技術(shù)發(fā)展的歷史就MIMO-OFDM技術(shù)產(chǎn)生發(fā)展的背景進(jìn)行了分析,指出了MIMO-OFDM研究與發(fā)展方向,最后總結(jié)了本文的工作目標(biāo)和基本要求。 第二章主要是推導(dǎo)分析了MIMO-OFDM系統(tǒng)的基本原理,先分別從OFDM技術(shù)和MIMO技術(shù)兩方面概括性的介紹了其理論以及技術(shù)特點(diǎn),最后對MIMO與OFDM結(jié)合的關(guān)鍵技術(shù)進(jìn)行了討論。 第三章是對MIMO-OFDM同步算法的研究,主要針對基于訓(xùn)練序列的同步算法進(jìn)行了深入討論,關(guān)注點(diǎn)是訓(xùn)練序列的設(shè)計。針對原有的一些算法進(jìn)行了總結(jié)與比較,并主要對基于頻域設(shè)計的訓(xùn)練序列符號同步算法做出了改進(jìn)。 第四章首先從基于導(dǎo)頻的信道估計算法推導(dǎo)開始,關(guān)注點(diǎn)放在MIMO-OFDM系統(tǒng)下的自適應(yīng)信道估計算法研究。文章將原有的一些OFDM自適應(yīng)信道估計算法擴(kuò)展到MIMO領(lǐng)域,結(jié)合基于共軛梯度的自適應(yīng)算法并做出了一些改進(jìn)。 第五章節(jié)是本文的硬件設(shè)計部分,文章基于一個2發(fā)2收MIMO-OFDM系統(tǒng)進(jìn)行了基帶數(shù)字處理部分的FPGA設(shè)計工作,根據(jù)設(shè)計要求實現(xiàn)了發(fā)送端和接收端數(shù)據(jù)處理的基本功能,為完善的和更高性能的MIMO-OFDM系統(tǒng)實現(xiàn)奠定了基礎(chǔ)。

    標(biāo)簽: MIMOOFDM FPGA 關(guān)鍵技術(shù)

    上傳時間: 2013-06-26

    上傳用戶:wl9454

  • 基于FPGA的TS流復(fù)用器及其接口的設(shè)計與實現(xiàn).rar

    在數(shù)字電視系統(tǒng)中,MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現(xiàn)方法,并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究,給出了設(shè)計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析,并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺,并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了.ASI接口,主要分析了位同步的實現(xiàn)過程,實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口,提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計,并進(jìn)行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點(diǎn)是將軟件設(shè)計和硬件設(shè)計進(jìn)行合理劃分,硬件平臺及接口采用Verilog語言實現(xiàn),PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活,且軟件設(shè)計與硬件設(shè)計可同時進(jìn)行,極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器,經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

    標(biāo)簽: FPGA TS流 復(fù)用器

    上傳時間: 2013-08-03

    上傳用戶:gdgzhym

  • JPEG2000中小波變換的FPGA實現(xiàn).rar

    JPEG 2000是為適應(yīng)不斷發(fā)展的圖像壓縮應(yīng)用而出現(xiàn)的新的靜止圖像壓縮標(biāo)準(zhǔn),小波變換是JEPG 2000核心算法之一。小波變換是一種可達(dá)到時(空)域或頻率域局部化的時頻域或空頻域分析方法,其多尺度分解特性符合人類的視覺機(jī)制,更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法,提升小波變換的提出大大簡化了小波變換的計算,使其在實時信號處理領(lǐng)域得到廣泛的應(yīng)用。通過提升的方法很容易構(gòu)造一般的整數(shù)小波變換,由于圖像一般用位數(shù)較低的整數(shù)表示,整數(shù)小波變換可以將為整數(shù)序列的圖像矩陣映射成整數(shù)小波系數(shù)矩陣,這就大大簡化了小波變換的硬件電路設(shè)計。在當(dāng)今數(shù)字化和信息化時代背景下,研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領(lǐng)域的應(yīng)用已經(jīng)成為當(dāng)今研究的熱點(diǎn)。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片,根據(jù)JPEG 2000推薦無損提升小波算法和有損提升小波算法,設(shè)計圖像壓縮系統(tǒng)的小波變換模塊。主要工作如下: 第一部分介紹了傳統(tǒng)小波分析理論和提升小波分析理論。包括連續(xù)小波時頻局域性的特征,離散小波變換系數(shù)的意義,多分辨分析引出的構(gòu)造小波基的系統(tǒng)方法和計算離散小波的快速算法等。重點(diǎn)放在介紹正交小波和雙正交小波的構(gòu)造方法,并介紹了數(shù)字圖像在小波域的特點(diǎn)。討論了提升小波變換的基本思想,討論了用提升方法構(gòu)造小波基以及傳統(tǒng)小波變換的提升實現(xiàn),討論了整數(shù)小波變換。 第二部分介紹了FPGA結(jié)構(gòu)及其設(shè)計流程。介紹了FPGA/CPLD器件的特征、發(fā)展趨勢及FPGA/CPLD基本結(jié)構(gòu),然后重點(diǎn)介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結(jié)構(gòu)特點(diǎn),以及Xilinx的FPGA開發(fā)軟件ISE,最后介紹了硬件描述語言VHDL語言的特點(diǎn)。 最后一部分是本論文研究的主要內(nèi)容,即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設(shè)計和二維變換模塊設(shè)計。一維提升小波變換模塊采用兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計-低速低功耗的串行流水線結(jié)構(gòu)和高速高功耗的并行陣列結(jié)構(gòu)。同樣,二維小波變換模塊也采用了兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計-低速低功耗的折疊結(jié)構(gòu)和高速高功耗的串行結(jié)構(gòu)。 文章對提升小波變換的FPGA實現(xiàn)中的大量細(xì)節(jié)問題進(jìn)行了討論,給出了每種結(jié)構(gòu)提升小波變換模塊的電路原理圖,并對原理圖進(jìn)行了仿真測試,仿真測試結(jié)果不僅表明了模塊功能的正確性,而且表明不同小波模塊可以滿足相應(yīng)領(lǐng)域的實際要求。

    標(biāo)簽: JPEG 2000 FPGA

    上傳時間: 2013-06-08

    上傳用戶:dwzjt

  • 用MSP430_Timer_A_模擬UART產(chǎn)生9600的波特率通訊.rar

    用MSP430 Timer A 模擬UART 產(chǎn)生9600的波特率通訊

    標(biāo)簽: Timer_A 9600 UART MSP

    上傳時間: 2013-06-12

    上傳用戶:bg6jsx

主站蜘蛛池模板: 陆丰市| 兴国县| 台南县| 南汇区| 科技| 孟州市| 四会市| 洱源县| 遂昌县| 石棉县| 泗水县| 大厂| 丘北县| 星子县| 鄂托克前旗| 资中县| 嵊泗县| 彭水| 靖西县| 佛教| 宁武县| 连云港市| 佛学| 璧山县| 张掖市| 玛曲县| 新平| 黑龙江省| 盈江县| 宜君县| 临桂县| 元谋县| 赣州市| 雅江县| 望都县| 吴川市| 辉南县| 贵溪市| 荆州市| 台州市| 新丰县|