在軟件無線電數字接收機中，從AD前端采集過來的數字信號頻率高達72 MHz，如此高的頻率使得后端DSP不能直接完成相關的數字信號處理任務。因此合理的設計基于FPGA的DDC，以降低數字信號頻率，方便后端DSP實時完成相關的數字信號處理任務就顯得尤為重要。在很多數字信號處理系統中，數字信號頻率是非常高的，而后端數字信號處理器件幾乎不能滿足系統的實時性要求，此時通過合理的設計DDC就可以解決上述問題。
上傳時間： 2014-12-28
上傳用戶：432234
Actel、Altera、Lattice Semiconductor和Xilinx是目前業界最主要的四大FPGA供應商，為了 幫助中國的應用開發工程師更深入地了解FPGA的具體設計訣竅，我們特別邀請到了Altera系統應用 工程部總監Greg Steinke、Xilinx綜合方法經理Frederic Rivoallon、Xilinx高級技術市場工程師 Philippe Garrault、Xilinx產品應用工程部高級經理Chris Stinson、Xilinx IP解決方案工程部總 監Mike Frasier、Lattice Semiconductor應用工程部總監Bertrand Leigh和軟件產品規劃經理Mike Kendrick、Actel公司硅產品市場總監Martin Mason和應用高級經理Jonathan Alexander為大家傳經 授道。 他們將就一系列大家非常關心的關鍵設計問題發表他們的獨到見解，包括：什么是目前FPGA應用工 程師面對的最主要設計問題？如何解決？當開始一個新的FPGA設計時，你們會推薦客戶采用什么樣 的流程？對于I/O信號分布的處理，你們有什么建議可以提供 給客戶？如果你的客戶準備移植到另外一個FPGA、ASIC和結構化ASIC之間進行抉擇？(下)">結構化 ASIC或ASIC，你會建議你的客戶如何做？
上傳時間： 2013-11-09
上傳用戶：xinshou123456
Spartan-3AN 器件帶有可以用于儲存配置數據的片上Flash 存儲器。如果在您的設計中Flash 存儲器沒有與外部相連，那么Flash 存儲器無法從I/O 引腳讀取數據。由于Flash 存儲器在FPGA 內部，因此配置過程中Spartan-3AN 器件比特流處于隱藏狀態。這一配置成了設計安全的起點，因為無法直接從Flash 存儲器拷貝設計。
上傳時間： 2013-11-04
上傳用戶：sammi
Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and Spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and Spartan-3, andis 3.3V for Virtex-II.
上傳時間： 2013-10-22
上傳用戶：liu999666
介紹了外置式USB無損圖像采集卡的設計和實現方案，它用于特殊場合的圖像處理及其相關領域。針對圖像傳輸的特點，結合FPCA/CPLD和USB技術，給出了硬件實現框圖，同時給出了PPGA/CPLD內部時序控制圖和USB程序流程圖，結合框圖和部分程序源代碼，具體講述了課題中遇到的難點和相應的解決方案。
上傳時間： 2014-12-28
上傳用戶：q123321
針對嵌入式機器視覺系統向獨立化、智能化發展的要求，介紹了一種嵌入式視覺系統--智能相機。基于對智能相機體系結構、組成模塊和圖像采集、傳輸和處理技術的分析，對國內外的幾款智能相機進行比較。綜合技術發展現狀，提出基于FPGA+DSP模式的硬件平臺，并提出智能相機的發展方向。分析結果表明，該系統設計可以實現脫離PC運行，完成圖像獲取與分析，并作出相應輸出。 Abstract: This paper introduced an embedded vision system-intelligent camera ，which was for embedded machine vision systems to an independent and intelligent development requirements. Intelligent camera architecture， component modules and image acquisition， transmission and processing technology were analyzed. After comparing integrated technology development of several intelligent cameras at home and abroad， the paper proposed the hardware platform based on FPGA+DSP models and made clear direction of development of intelligent cameras. On the analysis of the design， the results indicate that the system can run from the PC independently to complete the image acquisition and analysis and give a corresponding output.
上傳時間： 2013-10-24
上傳用戶：bvdragon
為滿足三維大地電磁勘探技術對多個采集站的同步需求，基于FPGA設計了一種晶振頻率校準系統。系統可以調節各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準確度和穩定度的同步信號。系統中使用FPGA設計了高分辨率的時間間隔測量單元，達到0.121 ns的測量分辨率，能對晶振分頻信號與GPS秒脈沖信號的時間間隔進行高精度測量，縮短了頻率校準時間。同時在FPGA內部使用PicoBlaze嵌入式軟核處理器監控系統狀態，并配合滑動平均濾波法對測量得到的時間間隔數據實時處理，有效地抑制了GPS秒脈沖波動對頻率校準的影響。
上傳時間： 2013-10-17
上傳用戶：xsnjzljj
目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
上傳時間： 2014-01-01
上傳用戶：maqianfeng
為解決目前高速信號處理中的數據傳輸速度瓶頸以及傳輸距離的問題，設計并實現了一種基于FPGA 的高速數據傳輸系統，本系統借助Altera Cyclone III FPGA 的LVDS I/O 通道產生LVDS 信號，穩定地完成了數據的高速、遠距離傳輸。系統所需的8B/10B 編解碼、數據時鐘恢復(CDR)、串/并行轉換電路、誤碼率計算模塊均在FPGA 內利用VHDL 語言設計實現，大大降低了系統互聯的復雜度和成本，提高了系統集成度和穩定性。
上傳時間： 2013-10-30
上傳用戶：zhishenglu
GMSK信號具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動突發通信系統。根據GMSK調制的特點，提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調制器的設計方案，并給出了方案的具體實現，包括系統結構、利用CMX589A實現的高斯濾波器、 FPGA實現的調制指數為O．5的FM調制器以及控制器。對系統功能和性能測試結果表明，指標符合設計要求，工作穩定可靠。 關鍵詞：GMSK；DDS；FM調制器；FPGAl 引 言 由于GMSK調制方式具有很好的功率頻譜特性，較優的誤碼性能，能夠滿足移動通信環境下對鄰道干擾的嚴格要求，因此成為GSM、ETS HiperLANl以及GPRS等系統的標準調制方式。目前GMSK調制技術主要有兩種實現方法，一種是利用GMSK ASIC專用芯片來完成，典型的產品如FX589或CMX909配合MC2833或FX019來實現GMSK調制。這種實現方法的特點是實現簡單、基帶信 號速率可控，但調制載波頻率固定，沒有可擴展性。另外一種方法是利用軟件無線電思想采用正交調制的方法在FPGA和DSP平臺上實現。其中又包括兩種實現 手段，一種是采用直接分解將單個脈沖的高斯濾波器響應積分分成暫態部分和穩態部分，通過累加相位信息來實現；另一種采用頻率軌跡合成，通過采樣把高斯濾波 器矩形脈沖響應基本軌跡存入ROM作為查找表，然后通過FM調制實現。這種利用軟件無線電思想實現GMSK調制的方法具有調制參數可變的優點，但由于軟件 設計中涉及到高斯低通濾波、相位積分和三角函數運算，所以調制器參數更改困難、實現復雜。綜上所述，本文提出一種基于CMX589A和FPGA的GMSK 調制器設計方案。與傳統實現方法比較具有實現簡單、調制參數方便可控和軟件剪裁容易等特點，適合于CDPD、無中心站等多種通信系統，具有重要現實意義。
上傳時間： 2013-10-24
上傳用戶：thesk123
