亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

性能參數(shù)(shù)

  • 基于蓄電池性能檢測(cè)的交流恒流源設(shè)計(jì)

    為了對(duì)蓄電池的性能進(jìn)行在線檢測(cè)和故障診斷,介紹了用以提供檢測(cè)蓄電池的交流恒流源的設(shè)計(jì)思想和實(shí)現(xiàn)方法。通過實(shí)驗(yàn)進(jìn)行了實(shí)例應(yīng)用和驗(yàn)證,取得了較好的效果,為蓄電池的在線檢測(cè)提供了一種實(shí)用的方法。關(guān)鍵

    標(biāo)簽: 蓄電池 性能檢測(cè) 交流恒流源

    上傳時(shí)間: 2013-06-05

    上傳用戶:JGR2013

  • FPGA軟硬件性能基準(zhǔn)測(cè)試的研究

    現(xiàn)場(chǎng)可編程門陣列FPGA具有性能好、規(guī)模大、可重復(fù)編程、開發(fā)投資小等優(yōu)點(diǎn),在現(xiàn)代電子產(chǎn)品中應(yīng)用得越來越廣泛。隨著微電子技術(shù)的高速發(fā)展,成本的不斷下降,F(xiàn)PGA正逐漸成為各種電子產(chǎn)品不可或缺的重要部件。 FPGA軟件復(fù)雜的設(shè)置和不同的算法、FPGA硬件多樣的結(jié)構(gòu)和豐富的功能、各個(gè)廠商互不兼容的軟硬件等差異,都不僅使如何挑選合適的軟硬件用于產(chǎn)品設(shè)計(jì)成為FPGA用戶棘手的問題,而且使構(gòu)造一個(gè)精確合理的FPGA軟硬件性能的測(cè)試方法變得十分復(fù)雜。 基準(zhǔn)測(cè)試是用一個(gè)基準(zhǔn)設(shè)計(jì)集按照統(tǒng)一的測(cè)試規(guī)范評(píng)估和量化目標(biāo)系統(tǒng)的軟件或硬件性能,是目前計(jì)算機(jī)領(lǐng)域應(yīng)用最廣泛、最主要的性能測(cè)試技術(shù)。 通過分析影響FPGA軟硬件性能基準(zhǔn)測(cè)試的諸多因素,比如基準(zhǔn)設(shè)計(jì)的挑選、基準(zhǔn)設(shè)計(jì)的優(yōu)化,F(xiàn)PGA軟件的設(shè)置和約等,本文基于設(shè)計(jì)和硬件分類、優(yōu)化策略分類的基準(zhǔn)測(cè)試規(guī)范,提出了一組詳盡的度量指標(biāo)。 基準(zhǔn)測(cè)試的規(guī)范如下,首先根據(jù)測(cè)試目的配置測(cè)試環(huán)境、挑選基準(zhǔn)設(shè)計(jì)和硬件分類,針對(duì)不同的FPGA軟硬件優(yōu)化基準(zhǔn)設(shè)計(jì),然后按照速度優(yōu)先最少優(yōu)化、速度優(yōu)先最大優(yōu)化、資源和功耗優(yōu)先最少優(yōu)化、資源和功耗優(yōu)先最大優(yōu)化四種優(yōu)化策略分別編譯基準(zhǔn)設(shè)計(jì),并收集延時(shí)、成本、功耗和編譯時(shí)間這四種性能數(shù)據(jù),最后使用速度優(yōu)先最少優(yōu)化下的性能集、速度優(yōu)先最少優(yōu)化性能集、資源和功耗優(yōu)先最少優(yōu)化下的性能集、資源和功耗優(yōu)先最大優(yōu)化下的性能集、速度優(yōu)先最少和最大優(yōu)化之間性能集的差、速度優(yōu)先最少優(yōu)化下性能集的比較等十個(gè)度量指標(biāo)量化性能,生成測(cè)試報(bào)告。 最后,本基準(zhǔn)測(cè)試規(guī)范被應(yīng)用于評(píng)估和比較Altera和Xilinx兩廠商軟硬件在低成本領(lǐng)域帶處理器應(yīng)用方面的性能。

    標(biāo)簽: FPGA 軟硬件 性能 基準(zhǔn)測(cè)試

    上傳時(shí)間: 2013-04-24

    上傳用戶:zhangyi99104144

  • 理解AD轉(zhuǎn)換器的性能參數(shù)

    理解AD轉(zhuǎn)換器的性能參數(shù),TI模擬板塊版主(一研兩發(fā))分享的資料,多謝他的分享。

    標(biāo)簽: AD轉(zhuǎn)換器 性能參數(shù)

    上傳時(shí)間: 2013-06-20

    上傳用戶:cxl274287265

  • 使用cordic實(shí)現(xiàn)動(dòng)態(tài)配置以提高FPGA的整體性能的高效算法具體詳解

    一篇關(guān)于使用cordic實(shí)現(xiàn)動(dòng)態(tài)配置以提高FPGA的整體性能的高效算法具體詳解,很實(shí)用哦

    標(biāo)簽: cordic FPGA 動(dòng)態(tài)配置 性能

    上傳時(shí)間: 2013-08-13

    上傳用戶:a471778

  • FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能

    FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能,臺(tái)灣人寫的,關(guān)于FPGA應(yīng)用的技術(shù)文章

    標(biāo)簽: FPGA 嵌入式 系統(tǒng) 性能

    上傳時(shí)間: 2013-08-20

    上傳用戶:liuwei6419

  • 實(shí)現(xiàn)一個(gè)用于CDMA2000系統(tǒng)的短幀交織器,計(jì)算比較了12*16,13*15,14*14三種交織形式的性能

    實(shí)現(xiàn)一個(gè)用于CDMA2000系統(tǒng)的短幀交織器,計(jì)算比較了12*16,13*15,14*14三種交織形式的性能!

    標(biāo)簽: CDMA 2000 14 12

    上傳時(shí)間: 2013-08-22

    上傳用戶:zchpr@163.com

  • 本文件是基于FPGA的QPSK調(diào)制解調(diào)性能仿真

    本文件是基于FPGA的QPSK調(diào)制解調(diào)性能仿真

    標(biāo)簽: FPGA QPSK 調(diào)制解調(diào) 性能仿真

    上傳時(shí)間: 2013-08-22

    上傳用戶:541657925

  • 石英晶體振蕩器性能參數(shù)測(cè)試系統(tǒng)研究

    文章介紹了石英晶體振蕩器的特點(diǎn)及性能參數(shù),由于人工測(cè)量繁瑣,且容易出錯(cuò)等不足,提出了一種智能測(cè)量方法。該方法利用計(jì)算機(jī)控制技術(shù),實(shí)現(xiàn)自動(dòng)測(cè)試石英晶體振蕩器的性能參數(shù),并打印測(cè)試結(jié)果,減少了強(qiáng)度,提高了檢測(cè)效率。

    標(biāo)簽: 石英晶體振蕩器 性能 參數(shù)測(cè)試 系統(tǒng)研究

    上傳時(shí)間: 2013-11-22

    上傳用戶:yy541071797

  • MT-013 評(píng)估高速DAC性能

    ADC需要FFT處理器來評(píng)估頻譜純度,DAC則不同,利用傳統(tǒng)的模擬頻譜分析儀就能直接 研究它所產(chǎn)生的模擬輸出。DAC評(píng)估的挑戰(zhàn)在于要產(chǎn)生從單音正弦波到復(fù)雜寬帶CDMA信 號(hào)的各種數(shù)字輸入。數(shù)字正弦波可以利用直接數(shù)字頻率合成技術(shù)來產(chǎn)生,但更復(fù)雜的數(shù)字 信號(hào)則需要利用更精密、更昂貴的字發(fā)生器來產(chǎn)生。 評(píng)估高速DAC時(shí),最重要的交流性能指標(biāo)包括:建立時(shí)間、毛刺脈沖面積、失真、無雜散 動(dòng)態(tài)范圍(SFDR)和信噪比(SNR)。本文首先討論時(shí)域指標(biāo),然后討論頻域指標(biāo)。

    標(biāo)簽: 013 DAC MT 性能

    上傳時(shí)間: 2013-10-27

    上傳用戶:Vici

  • 通過單個(gè)加速度計(jì)增強(qiáng)計(jì)步器的性能

    通過單個(gè)加速度計(jì)增強(qiáng)計(jì)步器的性能

    標(biāo)簽: 加速度計(jì) 計(jì)步器 性能

    上傳時(shí)間: 2013-10-17

    上傳用戶:jcljkh

主站蜘蛛池模板: 和政县| 鄂伦春自治旗| 营山县| 朝阳区| 丽水市| 梁山县| 象州县| 百色市| 武山县| 玉溪市| 布尔津县| 米脂县| 高邑县| 奇台县| 连江县| 明星| 平武县| 贺州市| 八宿县| 丹巴县| 逊克县| 兴安盟| 顺义区| 日喀则市| 讷河市| 西昌市| 延吉市| 芦溪县| 东乡| 台州市| 许昌市| 泾川县| 上栗县| 体育| 通城县| 保康县| 楚雄市| 六安市| 句容市| 赤峰市| 同仁县|