遺傳算法是一種基于自然選擇原理的優(yōu)化算法，在很多領(lǐng)域有著廣泛的應(yīng)用。但是，遺傳算法使用計(jì)算機(jī)軟件實(shí)現(xiàn)時(shí)，會(huì)隨著問題復(fù)雜度和求解精度要求的提高，產(chǎn)生很大的計(jì)算延時(shí)，這種計(jì)算的延時(shí)限制了遺傳算法在很多實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。為了提升運(yùn)行速度，可以使用FPGA作為硬件平臺(tái)，設(shè)計(jì)數(shù)字系統(tǒng)完成遺傳算法。和軟件實(shí)現(xiàn)相比，硬件實(shí)現(xiàn)盡管在實(shí)時(shí)性和并行性方面具有很大優(yōu)勢(shì)，但同時(shí)會(huì)導(dǎo)致系統(tǒng)的靈活性不足、通用性不強(qiáng)。本文針對(duì)上述矛盾，使用基于功能的模塊化思想，將基于FPGA的遺傳算法硬件平臺(tái)劃分成兩類模塊：系統(tǒng)功能模塊和算子功能模塊。針對(duì)不同問題，可以在保持系統(tǒng)功能模塊不變的前提下，選擇不同的遺傳算子功能模塊完成所需要的優(yōu)化運(yùn)算。本文基于Xilinx公司的Virtex5系列FPGA平臺(tái)，使用VerilogHDL語(yǔ)言實(shí)現(xiàn)了偽隨機(jī)數(shù)發(fā)生模塊、隨機(jī)數(shù)接口模塊、存儲(chǔ)器接口/控制模塊和系統(tǒng)控制模塊等系統(tǒng)功能模塊，以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉(zhuǎn)變異算子模塊等遺傳算法功能模塊，構(gòu)建了系統(tǒng)功能構(gòu)架和遺傳算子庫(kù)。該設(shè)計(jì)方法不僅使遺傳算法平臺(tái)在解決問題時(shí)具有更高的靈活性和通用性，而且維持了系統(tǒng)架構(gòu)的穩(wěn)定。本文設(shè)計(jì)了多峰值、不連續(xù)、不可導(dǎo)函數(shù)的極值問題和16座城市的旅行商問題 (TSP)對(duì)遺傳算法硬件平臺(tái)進(jìn)行了測(cè)試。根據(jù)測(cè)試結(jié)果，該硬件平臺(tái)表現(xiàn)良好，所求取的最優(yōu)解誤差均在1％以內(nèi)。相對(duì)于軟件實(shí)現(xiàn)，該系統(tǒng)在求解一些復(fù)雜問題時(shí)，速度可以提高2個(gè)數(shù)量級(jí)。最后，本文使用FPGA實(shí)現(xiàn)了粗粒度并行遺傳算法模型，并用于 TSP問題的求解。將硬件平臺(tái)的運(yùn)行速度在上述基礎(chǔ)上提高了近1倍，取得了顯著的效果。關(guān)鍵詞：遺傳算法，硬件實(shí)現(xiàn)，并行設(shè)計(jì)，F(xiàn)PGA，TSP
標(biāo)簽： FPGA 算法 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-15
上傳用戶：hakim
論文研究了基于Bayer格式的CCD原始圖像的顏色插值算法，并將設(shè)計(jì)的改進(jìn)算法應(yīng)用到以FPGA為核心的圖像采集前端。出于對(duì)成本和體積的考慮，一般的數(shù)字圖像采集系統(tǒng)采用單片CCD或CMOS圖像傳感器，然后在感光表面覆蓋一層顏色濾波陣列(CFA)，經(jīng)過CFA后每個(gè)像素點(diǎn)只能獲得物理三基色(紅、綠、藍(lán))其中一種分量，形成馬賽克圖像。為了獲得全彩色圖像，就要利用周圍像素點(diǎn)的值近似地計(jì)算出被濾掉的顏色分量，稱這個(gè)過程為顏色插值。由于當(dāng)前對(duì)圖像采集系統(tǒng)的實(shí)時(shí)性要求越來越高，業(yè)內(nèi)已經(jīng)開始廣泛采用FPGA來進(jìn)行圖像處理，充分發(fā)揮硬件并行運(yùn)算的速度優(yōu)勢(shì)，以求在處理速度和成像質(zhì)量?jī)煞矫婢_(dá)到滿意的效果。。主要的工作內(nèi)容如下: 本文首先介紹了彩色濾波陣列、圖像色彩恢復(fù)和插值算法的概念，然后分析和研究了當(dāng)下常用的顏色插值算法，如雙線性插值算法、加權(quán)系數(shù)法等等，指出了各個(gè)算法的特點(diǎn)和不足；接下來針對(duì)硬件系統(tǒng)并行運(yùn)算的特性和實(shí)時(shí)性處理的要求，結(jié)合其中兩種算法的思路設(shè)計(jì)了適用于硬件的改進(jìn)算法，該算法主要引入了方向標(biāo)志位的概念以及平滑的邊界仲裁法則來檢測(cè)邊界，借鑒利用梯度的三角函數(shù)關(guān)系來判斷邊界方向，通過簡(jiǎn)化且適用于硬件的方法計(jì)算加權(quán)系數(shù)，從而選擇合適的方向進(jìn)行插值。 在介紹了FPGA用于圖像處理的優(yōu)勢(shì)后，針對(duì)FPGA的特點(diǎn)采用模塊化結(jié)構(gòu)設(shè)計(jì)，詳細(xì)闡述了本文算法的軟件實(shí)現(xiàn)過程及所使用到的關(guān)鍵技術(shù)；文章設(shè)計(jì)了一個(gè)以FPGA為核心的前端圖像采集平臺(tái)，并將改進(jìn)插值算法應(yīng)用到整個(gè)系統(tǒng)當(dāng)中。詳細(xì)分析了采集前端的硬件需求，討論了核心芯片的選型和硬件平臺(tái)設(shè)計(jì)中的注意事項(xiàng)，完成了印制電路板的制作。 文章通過MATLAB仿真得到了量化的性能評(píng)估數(shù)據(jù)，并選取幾種算法在硬件平臺(tái)上運(yùn)行，得到了實(shí)驗(yàn)圖片。最后結(jié)合圖片的視覺效果和仿真數(shù)據(jù)對(duì)幾種不同算法的效果進(jìn)行了評(píng)估和比較，證明改進(jìn)的算法對(duì)圖像質(zhì)量有所增強(qiáng)，取得了良好的效果。
上傳時(shí)間： 2013-06-11
上傳用戶：it男一枚
在通信系統(tǒng)中從多檢錯(cuò)手段中，CRC是非常著名的一種。CRC-全稱循環(huán)冗余校驗(yàn)是對(duì)數(shù)據(jù)塊校驗(yàn)的一種高效的差錯(cuò)控制方法。在單片機(jī)通信系統(tǒng)設(shè)計(jì)過程中，當(dāng)傳輸距離較遠(yuǎn)或是采用無線傳輸時(shí)，為了保證高效而無錯(cuò)地傳輸數(shù)據(jù)，必須對(duì)數(shù)據(jù)進(jìn)行檢錯(cuò)，從性能和成本上考慮，采用CRC校驗(yàn)算法遠(yuǎn)優(yōu)于奇遇校驗(yàn)和算術(shù)和校驗(yàn)等方法。CRC的計(jì)算有兩種方法，一種是采用專門的硬件，另一種就是軟件方法。對(duì)于小型低成本的51單片機(jī)系統(tǒng)而言，常常需要在沒有相關(guān)硬件的支持下實(shí)現(xiàn)CRC校驗(yàn)，也即通過軟件來完成CRC計(jì)算（CRC算法）。 這里給出了3種算法，從性能和成本上考慮，它們的適用范圍也稍有不同：第一種適用于單片機(jī)程序存儲(chǔ)空間較小但CRC計(jì)算速度要求不高的情況；第二種適用于程序存儲(chǔ)空間較大且CRC計(jì)算速度要求較高的情況；最后一種適用于程序存儲(chǔ)空間不太大，且CRC計(jì)算速度要求適中的情況。
標(biāo)簽： CRC 單片機(jī) 通信系統(tǒng) 算法
上傳時(shí)間： 2014-12-26
上傳用戶：dongbaobao
采用基于TI公司高性能Davinci系列TMS320DM6437處理器的SEED-DEC6437 EVM板作為主要硬件平臺(tái)，在DSP開發(fā)環(huán)境CCS3.3中采用C語(yǔ)言和匯編語(yǔ)言混合編程實(shí)現(xiàn)運(yùn)動(dòng)估計(jì)算法的DSP移植，并加入人機(jī)接口，使用DSP/BIOS調(diào)度多個(gè)任務(wù)，從而實(shí)現(xiàn)了從軟件平臺(tái)到硬件平臺(tái)的移植，成功搭建了一個(gè)基于運(yùn)動(dòng)估計(jì)算法的DSP應(yīng)用系統(tǒng)。研究結(jié)果表明，使用DSP平臺(tái)可以使得運(yùn)動(dòng)估計(jì)算法的實(shí)時(shí)性更好。
標(biāo)簽： DSP 264 運(yùn)動(dòng)估計(jì) 算法研究
上傳時(shí)間： 2014-11-18
上傳用戶：萍水相逢
關(guān)于簡(jiǎn)單遺傳算法和簡(jiǎn)單bp網(wǎng)絡(luò)的程序，純Ｃ編寫，可以移植到硬件
標(biāo)簽： 算法 程序 網(wǎng)絡(luò)
上傳時(shí)間： 2015-06-03
上傳用戶：aa17807091
VHDL把圖片移動(dòng)到星號(hào)密碼上密碼的原形就看到啦.zip] - 程序里有一個(gè)張圖片.把圖片移動(dòng)到星號(hào)密碼上,密碼的原形就看到啦 [QQ 2005賀歲版登錄口令加密算法及其源代碼.rar] - QQ 2005賀歲版登錄口令加密算法及其源代碼,請(qǐng)大家指教 [各cracked軟件的安裝方法.rar] - 各種開發(fā)用常用軟件的破解安裝方法 非常值得收藏的好東西
上傳時(shí)間： 2015-07-24
上傳用戶：kristycreasy
fdtd一維到三維算法，其中包括有各種散射體形狀的示例，是用matlab編寫的程序，
上傳時(shí)間： 2015-08-20
上傳用戶：rishian
DES( Data Encryption Standard)算法，于1977年得到美國(guó)政府的正式許可，是一種用56位密鑰來加密64位數(shù)據(jù)的方法。 IDEA是International Data Encryption Algorithm 的縮寫,是1990年由瑞士聯(lián)邦技術(shù)學(xué)院來學(xué)嘉X.J.Lai 和Massey提出的建議標(biāo)準(zhǔn)算法稱作PES( Proposed Encryption Standard) 。Lai 和Massey 在1992 年進(jìn)行了改進(jìn)強(qiáng)化了抗差分分析的能力改稱為IDEA 它也是對(duì)64bit大小的數(shù)據(jù)塊加密的分組加密算法密鑰長(zhǎng)度為128位它基于“相異代數(shù)群上的混合運(yùn)算”設(shè)計(jì)思想算法用硬件和軟件實(shí)現(xiàn)都很容易且比DES在實(shí)現(xiàn)上快的多。IDEA自問世以來，已經(jīng)經(jīng)歷了大量的詳細(xì)審查，對(duì)密碼分析具有很強(qiáng)的抵抗能力，在多種商業(yè)產(chǎn)品中被使用。
標(biāo)簽： Encryption Standard Data DES
上傳時(shí)間： 2015-08-27
上傳用戶：Avoid98
Verilog HDL是一種硬件描述語(yǔ)言，用于從算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模，想學(xué)習(xí)的這個(gè)資料對(duì)你有用。
標(biāo)簽： Verilog HDL 硬件描述語(yǔ)言
上傳時(shí)間： 2015-09-02
上傳用戶：zhaoq123
語(yǔ)法分析器lex和詞法分析器yacc的C++語(yǔ)言實(shí)現(xiàn) 1.Lex （1）Lex輸入文件的解析 （2）正規(guī)表達(dá)式的解析 （3）一個(gè)正規(guī)表達(dá)式到NFA的轉(zhuǎn)換算法實(shí)現(xiàn) （4）多個(gè)NFA的合并 （5）NFA的確定化和最小化算法實(shí)現(xiàn) （6）返回狀態(tài)與返回內(nèi)容的對(duì)應(yīng) 2.Yacc （1）Yacc輸入文件的解析 （2）上下文無關(guān)文法到對(duì)應(yīng)LR(1)文法的下推自動(dòng)機(jī)的構(gòu)造 （3）LR(1)文法的下推自動(dòng)機(jī)到相應(yīng)分析表的構(gòu)造 （4）LR(1)總控程序的構(gòu)造（查表程序） （5）符號(hào)表的構(gòu)建與相應(yīng)管理程序 （6）語(yǔ)義動(dòng)作程序的加入 環(huán)境:Visual Studio.NET 2003
上傳時(shí)間： 2013-12-09
上傳用戶：zxc23456789
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
