本章介紹dsPIC30F器件系列的看門狗定時(shí)器（WDT）和低功耗模式。dsPIC DSC 器件有兩種低功耗模式，可以通過執(zhí)行PWRSAV指令進(jìn)入：• 休眠模式：CPU、系統(tǒng)時(shí)鐘源和任何依靠系統(tǒng)時(shí)鐘源工作的外設(shè)都被禁止。這是器件的最低功耗模式。• 空閑模式：CPU 被禁止，但是系統(tǒng)時(shí)鐘源繼續(xù)工作。外設(shè)繼續(xù)工作，但可以有選擇地禁止。WDT在使能時(shí)使用內(nèi)部LPRC 時(shí)鐘源工作，而且如果WDT沒有被軟件清零，它可以通過復(fù)位器件來檢測(cè)系統(tǒng)軟件的異常情況?？梢允褂肳DT后分頻器選擇不同的WDT超時(shí)周期。WDT也可用于將器件從休眠或空閑模式喚醒。
標(biāo)簽： dsPIC 30F 30 看門狗定時(shí)器
上傳時(shí)間： 2014-02-01
上傳用戶：金苑科技
80C51單片機(jī)由于功能全面、開發(fā)工具較為完善、衍生產(chǎn)品豐富、大量的設(shè)計(jì)資源可以繼承和共享，得到廣泛的應(yīng)用。我們?cè)O(shè)計(jì)的一款手持線PDA產(chǎn)品，也選擇80C51單片機(jī)作為主、輔CPU，還具備點(diǎn)陣液晶顯示屏、導(dǎo)電橡膠鍵盤、雙IC卡接口、EEPROM存儲(chǔ)器、實(shí)時(shí)時(shí)鐘和串行通信口。由于使用80C51單片機(jī)開發(fā)，高級(jí)語言編程，大大降低了設(shè)計(jì)的技術(shù)風(fēng)險(xiǎn)，產(chǎn)品在較短的時(shí)間內(nèi)就推向了市場(chǎng)。但是，同一些低速的微控制器（如4位單片機(jī)）和高速的RISC處理器相比，80C51單片機(jī)在功耗上沒有優(yōu)勢(shì)。為了在PDA類產(chǎn)品中發(fā)揮80C51單片機(jī)的上述特長，我們通過采取軟、硬件配合的一系列措施，加強(qiáng)低電壓、低功耗設(shè)計(jì)，取得了良好的效果。該機(jī)使用一顆3V鈕扣式鋰電池，開機(jī)時(shí)工作電池小于4mA，瞬間最大工作電流小于20mA,瞬間最大工作電流小于20mA，關(guān)機(jī)電流小于2μA。一顆電池可以使用較長的時(shí)間，達(dá)到滿意的設(shè)計(jì)指標(biāo)。一、低電壓低功耗設(shè)計(jì)理論在一個(gè)器件中，功耗通常用電流消耗來表示。下式表明消耗的電池與器件特性之間的關(guān)系：Icc = C ∫ Vda ≈ ΔV · C · f （1）式中：Icc是器件消耗的電流；Δ是電壓變化的幅值；C是器件電容和輸出容性負(fù)載的大?。籪是器件運(yùn)行頻率。從公式（1）可以得到降低系統(tǒng)功耗的理論依據(jù)。將器件供電電壓從5V降低3V，可以至少降低40%的功耗。降低器件的工作頻率，也能成比例地降低功耗。
標(biāo)簽： 80C51 便攜式產(chǎn)品 低功耗設(shè)計(jì)
上傳時(shí)間： 2013-10-13
上傳用戶：shaojie2080
一種具有功耗管理特性的DSP處理器的結(jié)構(gòu)設(shè)計(jì)。該處理器采用4級(jí)流水線和增強(qiáng)型的哈佛并行系統(tǒng)結(jié)構(gòu)及完善的時(shí)鐘管理模塊,提供了一種DSP處理器的集成設(shè)計(jì)。
上傳時(shí)間： 2013-10-13
上傳用戶：星仔
FPGA功耗優(yōu)化
上傳時(shí)間： 2014-12-28
上傳用戶：2218870695
白皮書：采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口 了解一個(gè)基于DDR3存儲(chǔ)器控制器的真實(shí)PCI Express® （PCIe®） Gen1x4參考設(shè)計(jì)演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時(shí)實(shí)現(xiàn)性能和功耗目標(biāo)。點(diǎn)擊馬上下載！
上傳時(shí)間： 2013-11-16
上傳用戶：huangld
本文主要介紹Cyclone V FPGA的一個(gè)很明顯的特性，也可以說是一個(gè)很大的優(yōu)勢(shì)，即：采用低功耗28nm FPGA減少總系統(tǒng)成本
上傳時(shí)間： 2013-10-26
上傳用戶：huxiao341000
Cyclone V FPGA功耗優(yōu)勢(shì)：采用低功耗28nm FPGA活的最低系統(tǒng)功耗（英文資料）
標(biāo)簽： Cyclone Altera FPGA 28
上傳時(shí)間： 2013-11-23
上傳用戶：lijinchuan
賽靈思采用專為 FPGA 定制的芯片制造工藝和創(chuàng)新型統(tǒng)一架構(gòu)，讓 7 系列 FPGA 的功耗較前一代器件降低一半以上。
上傳時(shí)間： 2013-11-18
上傳用戶：liaofamous
本白皮書介紹了有關(guān)賽靈思 28 nm 7 系列 FPGA 功耗的幾個(gè)方面，其中包括臺(tái)積電 28nm高介電層金屬閘 (HKMG) 高性能低功耗（28nm HPL 或 28 HPL）工藝的選擇。
上傳時(shí)間： 2013-10-27
上傳用戶：giraffe
賽靈思推出業(yè)界首款自動(dòng)化精細(xì)粒度時(shí)鐘門控解決方案，該解決方案可將 Virtex®-6 和 Spartan®-6 FPGA 設(shè)計(jì)方案的動(dòng)態(tài)功耗降低高達(dá) 30%。賽靈思智能時(shí)鐘門控優(yōu)化可自動(dòng)應(yīng)用于整個(gè)設(shè)計(jì)，既無需在設(shè)計(jì)流程中添加更多新的工具或步驟，又不會(huì)改變現(xiàn)有邏輯或時(shí)鐘，從而避免設(shè)計(jì)修改。此外，在大多數(shù)情況下，該解決方案都能保留時(shí)序結(jié)果。
標(biāo)簽： 370 WP 智能時(shí)鐘 動(dòng)態(tài)
上傳時(shí)間： 2013-11-16
上傳用戶：eastimage
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
