亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

幾何布朗運動最大似然估計

  • Saber入門教程中文

    SABER是美國Analogy公司開發、現由Synopsys公司經營的系統仿真軟件，是一種多技術、多領域的系統仿真產品，現已成為混合信號、混合技術設計和驗證工具的業界標準，可用于電子、電力電子、機電一體化、機械、光電、光學、控制等不同類型系統構成的混合系統仿真，這也是SABER的最大特點。本文為Saber軟件的中文入門教程

    標簽： Saber 入門教程

    上傳時間： 2013-04-24

    上傳用戶：kristycreasy

  • 用FPGA 實現基- 4FFT 算法

    針對高速數字信號處理的要求,提出用FPGA 實現基- 4FFT 算法,并對其整體結構、蝶形單\\\\\\\\r\\\\\\\\n元進行了分析. 采用蝶算單元輸入并行結構和同址運算,能同時提供蝶形運算所需的4 個操作\\\\\\\\r\\\\\\\\n數,具有最大的數據并行性,能提高處理速度 按照旋轉因子存放規則,蝶形運算所需的3 個旋轉\\\\\\\\r\\\\\\\\n因子地址相同,且尋址方式簡單 輸出采取與輸入相似的存儲器 運算單元同時采用3 個乘法的\\\\\\\\r\\\\\\\\n復數運算算法來

    標簽： FPGA 4FFT 算法

    上傳時間： 2013-08-08

    上傳用戶：gxrui1991

  • 基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究

    針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA) 來實現各模塊的邏輯功能。最終實現了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態內存控制的面積大了一倍,驗證了動態內存核[7 ]的實用性。

    標簽： Sdram SDR RAM LED

    上傳時間： 2013-08-21

    上傳用戶：sjw920325

  • 用FPGA實現大型設計時

    用FPGA實現大型設計時，可能需要FPGA具有以多個時鐘運行的多重數據通路，這種多時鐘FPGA設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數、異步時鐘設計和時鐘/數據關系。設計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線

    標簽： FPGA 大型 計時

    上傳時間： 2013-08-23

    上傳用戶：q986086481

  • cadence psd14.0入門教程

    cadence psd14.0入門教程\r\ncadence公司是全球最大的電子設計自動化公司\r\n

    標簽： cadence 14.0 psd 入門教程

    上傳時間： 2013-09-06

    上傳用戶：caiqinlin

  • 一種改進的基于時間戳的空間音視頻同步方法

    空間多媒體通信過程中存在的不可預測的分組數據丟失、亂序，可變的鏈路傳輸及處理時延抖動以及收發端時鐘不同步與漂移等問題，這可能導致接收端在對音視頻數據進行顯示播放時產生音視頻不同步現象。為了解決此問題，提出了一種改進的基于時間戳的空間音視頻同步方法，該方法采用一種相對時間戳映射模型，結合接收端同步檢測和緩沖設計，能夠在無需全網時鐘和反饋通道的情況下，實現空間通信中的音視頻同步傳輸，并在接收端進行同步播放顯示。對該方法進行了仿真，結果表明了設計的可行性。同步前的均方根誤差SPD值平均在150 ms左右，最大能達到176.1 ms。文中方法能將SPD值控制在60 ms左右，不僅能實現音視頻同步傳輸，并且開銷很小，可應用在空間多媒體通信中。

    標簽： 音視頻

    上傳時間： 2013-11-21

    上傳用戶：comer1123

  • 高增益低功耗恒跨導軌到軌CMOS運放設計

    基于CSMC的0.5 μmCMOS工藝，設計了一個高增益、低功耗、恒跨導軌到軌CMOS運算放大器，采用最大電流選擇電路作為輸入級，AB類結構作為輸出級。通過cadence仿真，其輸入輸出均能達到軌到軌，整個電路工作在3 V電源電壓下，靜態功耗僅為0.206 mW，驅動10pF的容性負載時，增益高達100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。

    標簽： CMOS 增益 低功耗 軌到軌

    上傳時間： 2013-11-04

    上傳用戶：xlcky

  • 將運算放大器連接至高速DAC

    介紹了一款不要求負參考電壓 (VREF) 的電流源 DAC/運算放大器接口。盡管該建議電路設計提供了一款較好的有效解決方案，但必須注意的是：如果 DAC 的最大兼容電壓作為運算放大器輸入 (VDAC+) 正端的設計目標，則負端 (VDAC–) 的 DAC 電壓將會違反最大兼容輸出電壓，因為存在最初并不那么明顯的偏置。下面的討論，將對出現這種偏置的原因進行解釋，并提出一種解決問題的簡單方法。之后，我們將討論在 DAC 和運算放大器之間插入一個濾波器的方法。

    標簽： DAC 運算放大器 連接

    上傳時間： 2013-10-22

    上傳用戶：gut1234567

  • 16位10 MSPS ADC AD7626的單端轉差分高速驅動電路

    圖1所示電路可將高頻單端輸入信號轉換為平衡差分信號，用于驅動16位10 MSPS PulSAR® ADC AD7626。該電路采用低功耗差分放大器ADA4932-1來驅動ADC，最大限度提升AD7626的高頻輸入信號音性能。此器件組合的真正優勢在于低功耗、高性能

    標簽： MSPS 7626 ADC AD

    上傳時間： 2013-10-21

    上傳用戶：佳期如夢

  • 一種基于gm_ID方法設計的可變增益放大器

    提出了一種基于gm /ID方法設計的可變增益放大器。設計基于SMIC90nmCMOS工藝模型，可變增益放大器由一個固定增益級、兩個可變增益級和一個增益控制器構成。固定增益級對輸入信號預放大，以增加VGA最大增益。VGA的增益可變性由兩個受增益控制器控制的可變增益級實現。運用gm /ID的綜合設計方法，優化了任意工作范圍內，基于gm /ID和VGS關系的晶體管設計，實現了低電壓低功耗。為得到較寬的增益范圍，應用了一種新穎的偽冪指函數。利用Cadence中spectre工具仿真，結果表明，在1.2 V的工作電壓下，具有76 dB的增益，控制電壓范圍超過0.8 V，帶寬范圍從34 MHz到183.6 MHz，功耗為0.82 mW。

    標簽： gm_ID 可變增益放大器

    上傳時間： 2013-11-10

    上傳用戶：笨小孩

主站蜘蛛池模板： 奉节县| 随州市| 丰镇市| 双桥区| 罗源县| 锡林郭勒盟| 西昌市| 炉霍县| 新郑市| 莆田市| 田东县| 宣威市| 竹山县| 云安县| 伊金霍洛旗| 马鞍山市| 高要市| 凭祥市| 崇信县| 建水县| 奉化市| 都昌县| 磐石市| 南靖县| 如皋市| 杭锦旗| 正定县| 宣化县| 荔浦县| 普陀区| 福安市| 建始县| 普兰店市| 南涧| 红安县| 喜德县| 广平县| 平塘县| 乡宁县| 大安市| 景东|