隨著網(wǎng)絡(luò)、通信和微電子技術(shù)的快速發(fā)展和人民物質(zhì)生活水平的提高，視頻監(jiān)控系統(tǒng)以其直觀、方便和信息內(nèi)容豐富的特點(diǎn)而被廣泛的應(yīng)用。本文利用ARM+DSP的雙核結(jié)構(gòu)，對基于ARM+DSP嵌入式的視頻監(jiān)控系統(tǒng)進(jìn)行了設(shè)計(jì)和研究。 本系統(tǒng)大致分成兩部分-DSP圖像采集處理部分和ARM實(shí)時(shí)控制應(yīng)用部分兩部分。子系統(tǒng)分別選用TMS320DM642和AT91RM9200作為兩部分的主控芯片，利用它們各自的優(yōu)勢在系統(tǒng)中發(fā)揮不同的功能。 DSP的圖像采集處理部分通過CCD攝像頭對特定的區(qū)域采集視頻圖像，并由視頻解碼芯片進(jìn)行視頻解碼處理。處理后的數(shù)字視頻信號放入DSP內(nèi)通過視頻運(yùn)動(dòng)檢測算法進(jìn)行圖像處理，以掌握是否有異常的情況發(fā)生。如果有異常情況發(fā)生，則立刻由DSP向ARM實(shí)時(shí)控制應(yīng)用部分施加中斷信號，并將識別處理后的結(jié)果全部發(fā)送過去。 ARM的實(shí)時(shí)控制應(yīng)用部分實(shí)現(xiàn)對DSP圖像采集處理部分的實(shí)時(shí)控制，實(shí)現(xiàn)支持Linux平臺的硬件架構(gòu)，實(shí)現(xiàn)網(wǎng)口、串口和USB等接口用于數(shù)據(jù)傳輸，實(shí)現(xiàn)圖像的顯示和友好的人機(jī)界而等等。ARM實(shí)時(shí)控制應(yīng)用部分本身不參與圖像識別和處理相關(guān)的算法實(shí)現(xiàn)，而只是配合DSP將圖像處理的結(jié)果顯示出來，并在恰當(dāng)?shù)臅r(shí)機(jī)觸發(fā)外部控制器實(shí)現(xiàn)一定的對外控制功能。 基于ARM+DSP架構(gòu)的視頻監(jiān)控系統(tǒng)的設(shè)計(jì)思想與實(shí)現(xiàn)原理，本系統(tǒng)分為控制模塊和視頻處理模塊，二者獨(dú)立開發(fā)和調(diào)試，通過HPI并行方式連接，提高了軟硬件任務(wù)的模塊化程度，增加了系統(tǒng)的穩(wěn)定性、可靠性和靈活性，符合嵌入式視頻監(jiān)控的功能要求，可以面對日益復(fù)雜的視頻應(yīng)用。本文還介紹了基于AT91RM9200處理器子系統(tǒng)開發(fā)板的底層BootLoader程序的開發(fā)和對Linux操作系統(tǒng)移植的過程。最后論文在設(shè)計(jì)并實(shí)現(xiàn)的基礎(chǔ)上對系統(tǒng)的改進(jìn)提出了一些新的方法和建議。
標(biāo)簽： ARMDSP 嵌入式視頻 監(jiān)控系統(tǒng)
上傳時(shí)間： 2013-06-19
上傳用戶：金宜
FYD12864-0402B是一種具有4位/8位并行、2線或3線串行多種接口方式，內(nèi)部含有國標(biāo)一級、二級簡體中文字庫的點(diǎn)陣圖形液晶顯示模塊；其顯示分辨率為128×64
上傳時(shí)間： 2013-04-24
上傳用戶：playboys0
作為先進(jìn)制造業(yè)的核心技術(shù)之一，焊接控制技術(shù)的飛速發(fā)展，對我國焊接機(jī)運(yùn)動(dòng)控制系統(tǒng)的自動(dòng)化和智能化水平提出了更高的要求。本課題研究的特種焊接機(jī)運(yùn)動(dòng)控制系統(tǒng)是多任務(wù)并發(fā)的實(shí)時(shí)系統(tǒng)，作為實(shí)時(shí)系統(tǒng)研究關(guān)鍵問題之一的實(shí)時(shí)調(diào)度問題一直都是實(shí)時(shí)控制系統(tǒng)中的研究熱點(diǎn)，因此對特種焊接機(jī)運(yùn)動(dòng)控制系統(tǒng)實(shí)時(shí)調(diào)度問題的研究對于保證焊接機(jī)的強(qiáng)實(shí)時(shí)性、高可靠性和高穩(wěn)定性具有重要的現(xiàn)實(shí)意義。 針對特種焊接機(jī)實(shí)時(shí)多任務(wù)并行協(xié)調(diào)控制的特點(diǎn)，首先總結(jié)和分析了前人在焊接機(jī)運(yùn)動(dòng)控制系統(tǒng)相關(guān)技術(shù)方面取得的成果，在吸收前人先進(jìn)技術(shù)的基礎(chǔ)上，對系統(tǒng)的實(shí)時(shí)調(diào)度問題和算法做了相關(guān)理論研究。同時(shí)結(jié)合實(shí)時(shí)控制系統(tǒng)的特點(diǎn)，進(jìn)一步分析了幾種常見的實(shí)時(shí)操作系統(tǒng)，選擇μc/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)作為研究的基礎(chǔ)，研究確定焊接機(jī)控制系統(tǒng)的實(shí)時(shí)調(diào)度方法。 給出了焊接機(jī)運(yùn)動(dòng)控制系統(tǒng)硬件平臺各個(gè)功能模塊電路的設(shè)計(jì)，搭建了以ARM微處理器為核心的焊接機(jī)運(yùn)動(dòng)控制系統(tǒng)硬件平臺。然后詳細(xì)分析了μc/OS-Ⅱ系統(tǒng)的任務(wù)調(diào)度、任務(wù)管理等內(nèi)核基本功能模塊，針對焊接機(jī)運(yùn)動(dòng)控制系統(tǒng)實(shí)時(shí)調(diào)度存在的問題.對μc/OS-Ⅱ的內(nèi)核及其任務(wù)調(diào)度算法進(jìn)行擴(kuò)展改進(jìn)，研究一種混合的調(diào)度策略，即采用兩種調(diào)度策略實(shí)現(xiàn)對焊接機(jī)運(yùn)動(dòng)控制系統(tǒng)中普通任務(wù)和實(shí)時(shí)任務(wù)的調(diào)度，最大限度地提高系統(tǒng)的實(shí)時(shí)性。通過測試，驗(yàn)證了對μc/OS-Ⅱ?qū)崟r(shí)內(nèi)核及其任務(wù)調(diào)度算法進(jìn)行擴(kuò)展改進(jìn)設(shè)計(jì)的有效性和可行性，系統(tǒng)運(yùn)行正常，滿足焊接機(jī)運(yùn)動(dòng)控制系統(tǒng)任務(wù)調(diào)度的要求。取得了復(fù)雜焊接機(jī)運(yùn)動(dòng)控制系統(tǒng)任務(wù)實(shí)時(shí)調(diào)度策略及算法的成果，對焊接控制領(lǐng)域自動(dòng)化和智能化的發(fā)展具有實(shí)際應(yīng)用價(jià)值。
標(biāo)簽： ARM 焊接機(jī) 運(yùn)動(dòng)控制系統(tǒng) 調(diào)度
上傳時(shí)間： 2013-04-24
上傳用戶：eddy77
遙感圖像是深空探測和近地觀測所得數(shù)據(jù)的重要載體，在軍事和社會(huì)經(jīng)濟(jì)生活領(lǐng)域發(fā)揮著重要作用。由于遙感圖像數(shù)據(jù)量巨大，它的存儲和傳輸已成為遙感信息應(yīng)用中的關(guān)鍵問題。圖像壓縮編碼技術(shù)能降低圖像冗余度，從而減小圖像的存儲容量和傳輸帶寬，它的研究對于遙感圖像應(yīng)用具有重要的現(xiàn)實(shí)意義。CCSDS圖像壓縮算法是空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)(CCSDS)提出的圖像數(shù)據(jù)壓縮算法。該算法復(fù)雜度較低，并行性好，適合于硬件實(shí)現(xiàn)，能實(shí)現(xiàn)對空間數(shù)據(jù)的實(shí)時(shí)處理，從而廣泛應(yīng)用于深空探測和近地觀測。對于直接關(guān)系到軍事戰(zhàn)略、經(jīng)濟(jì)建設(shè)等方面的遙感圖像的傳輸，必須對它進(jìn)行加密處理。AES加密算法是由美國國家標(biāo)準(zhǔn)和技術(shù)研究所(NIST)于2000年發(fā)布的數(shù)據(jù)加密標(biāo)準(zhǔn)，它不但能抵抗各種攻擊，保證加密數(shù)據(jù)的安全性，而且易于軟件和硬件實(shí)現(xiàn)。本論文對CCSDS圖像壓縮算法和AES加密算法進(jìn)行了研究，完成的主要工作包括： (1)研究了CCSDS圖像壓縮算法的原理和結(jié)構(gòu)，用C語言實(shí)現(xiàn)了算法的編解碼器，并與SPIHT算法和JPEG2000算法的性能進(jìn)行了比較。 (2)研究了AES加密算法的原理和結(jié)構(gòu)，用C語言實(shí)現(xiàn)了算法的加解密器。 (3)介紹了實(shí)現(xiàn)CCSDS圖像壓縮算法和AES加密算法的FPGA設(shè)計(jì)所選擇的軟件開發(fā)工具、開發(fā)語言和硬件開發(fā)平臺。 (4)給出了CCSDS編碼器的FPGA實(shí)現(xiàn)方法和實(shí)現(xiàn)性能。 (5)給出了AES加密器的FPGA實(shí)現(xiàn)方法和實(shí)現(xiàn)性能。 本文設(shè)計(jì)的CCSDS圖像壓縮和AES加密FPGA系統(tǒng)運(yùn)用了流水線設(shè)計(jì)、高速內(nèi)存設(shè)計(jì)、模塊并行化設(shè)計(jì)和模塊串行化設(shè)計(jì)等技術(shù)，在系統(tǒng)速度和資源面積上取得了較好的平衡，達(dá)到了預(yù)期的設(shè)計(jì)目的。
上傳時(shí)間： 2013-07-15
上傳用戶：dylutao
8255內(nèi)部包括三個(gè)并行數(shù)據(jù)輸入/輸出端口，兩個(gè)工作方式控制電路，一個(gè)讀/寫控制邏輯電路和8位總線緩沖器。各部分功能概括如下： （1）端口A、B、CA口：是一個(gè)8位數(shù)據(jù)輸
標(biāo)簽： 8255 數(shù)據(jù)手冊
上傳時(shí)間： 2013-05-21
上傳用戶：隱界最新
隨著人們對于數(shù)字視頻和數(shù)字圖像的需求越來越大，數(shù)字電視廣播和手機(jī)電視迅速發(fā)展起來，但是人們對于數(shù)字圖像質(zhì)量的要求也越來越高。對于觀眾來講，畫面的質(zhì)量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會(huì)產(chǎn)生誤碼，導(dǎo)致圖像質(zhì)量的下降，甚至無法正常收看。因此，為了保障圖像質(zhì)量就需要采用糾錯(cuò)編碼(又稱信道編碼)的方式來實(shí)現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標(biāo)準(zhǔn)中的信道編碼部分的關(guān)鍵技術(shù)；然后依照DVB-T標(biāo)準(zhǔn)技術(shù)要求，設(shè)計(jì)并硬件實(shí)現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應(yīng)用讓系統(tǒng)具有很強(qiáng)的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數(shù)據(jù)通信設(shè)備可以直接與數(shù)字通信設(shè)備連接，這使得應(yīng)用時(shí)對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎(chǔ)上，本文給出了解碼部分的設(shè)計(jì)方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實(shí)現(xiàn)。在RS解碼過程中引入了流水線機(jī)制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法，利用對RAM讀寫地址的控制實(shí)現(xiàn)解卷積交織，這種方法控制電路簡單，實(shí)現(xiàn)速度比較快，代價(jià)小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準(zhǔn)確度的基礎(chǔ)上大大提高了解碼效率。
上傳時(shí)間： 2013-07-16
上傳用戶：372825274
以嵌入式微處理器和嵌入式操作系統(tǒng)為核心的嵌入式技術(shù)，已在很多領(lǐng)域得到了廣泛的應(yīng)用。由于互聯(lián)網(wǎng)的應(yīng)用日益普及，信息共享的程度不斷提高，傳統(tǒng)的串行通訊和并行通訊方式的缺點(diǎn)日益凸出，嵌入式設(shè)備的網(wǎng)絡(luò)化已經(jīng)成為網(wǎng)絡(luò)發(fā)展的必然趨勢。Forrester Research的研究顯示，到2010年，將有95％的連網(wǎng)設(shè)備不再是傳統(tǒng)的計(jì)算機(jī)，而是帶網(wǎng)絡(luò)功能的嵌入式系統(tǒng)。 本文根據(jù)在PC104系統(tǒng)下實(shí)現(xiàn)網(wǎng)絡(luò)通信功能的成功案例，構(gòu)建了基于ARM7微處理器和uCLinux操作系統(tǒng)的實(shí)驗(yàn)平臺，完成了網(wǎng)絡(luò)接口設(shè)計(jì)，并實(shí)現(xiàn)了嵌入式系統(tǒng)的網(wǎng)絡(luò)通信功能。 本文采用PHILIPS公司的LPC2210微控制器作為主控芯片，采用高度集成的以太網(wǎng)芯片RTL8019AS作為網(wǎng)絡(luò)接口。選擇Linux操作系統(tǒng)進(jìn)行裁剪和移植，分析并實(shí)現(xiàn)了嵌入式TCP/IP協(xié)議棧。編寫了底層網(wǎng)絡(luò)驅(qū)動(dòng)程序，實(shí)現(xiàn)了嵌入式硬件平臺和PCLinux系統(tǒng)之間的基于網(wǎng)絡(luò)的數(shù)據(jù)傳輸；同時(shí)實(shí)現(xiàn)了嵌入式系統(tǒng)同WindowsXP系統(tǒng)之間的基于網(wǎng)絡(luò)的數(shù)據(jù)傳輸；通過對比實(shí)驗(yàn)，對網(wǎng)絡(luò)數(shù)據(jù)傳輸協(xié)議和算法進(jìn)行了研究和優(yōu)化，完善了ARM嵌入式系統(tǒng)的網(wǎng)絡(luò)功能。 大量的數(shù)據(jù)傳輸及可靠性測試實(shí)驗(yàn)表明，本文所設(shè)計(jì)的嵌入式系統(tǒng)網(wǎng)絡(luò)功能在可靠性、可用性及操作方便性方面都達(dá)到了預(yù)期的目標(biāo)，具有實(shí)際的應(yīng)用價(jià)值!
標(biāo)簽： ARM 嵌入式系統(tǒng) 網(wǎng)絡(luò)傳輸
上傳時(shí)間： 2013-07-19
上傳用戶：zzy7826
PDIUSBD12是一個(gè)性能優(yōu)化的USB器件，通常用于基于微控制器的系統(tǒng)并與微控制器通過高速通用并行接口進(jìn)行通信，也支持本地DMA傳輸。該器件采用模塊化的方法實(shí)現(xiàn)一個(gè)USB接口，允許在眾多可用的
標(biāo)簽： PDIUSBD 12 數(shù)據(jù)手冊
上傳時(shí)間： 2013-07-20
上傳用戶：fuzhoulinzexu
正交頻分復(fù)用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術(shù)通過將整個(gè)信道分為多個(gè)帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經(jīng)過子信道獨(dú)立傳輸來實(shí)現(xiàn)通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號間干擾(ISI)，通過IDFT/DFT調(diào)制解調(diào)降低了系統(tǒng)實(shí)現(xiàn)的復(fù)雜度。由于其頻譜利用率高，抗多徑能力強(qiáng)，在多種通信場合中都得到了應(yīng)用。雖然有著上述優(yōu)點(diǎn)，但為了準(zhǔn)確的恢復(fù)信號，信道估計(jì)是OFDM系統(tǒng)中必須實(shí)現(xiàn)的一環(huán)。 本文正是針對OFDM接收機(jī)中的信道估計(jì)模塊的運(yùn)算部件的實(shí)現(xiàn)進(jìn)行了研究。首先，研究了OFDM信道估計(jì)的LS算法，一階線性插值算法，二次多項(xiàng)式插值算法，建立了適用于寬帶通信系統(tǒng)的信道估計(jì)模塊模型。其次研究了加法器電路和乘法器電路的實(shí)現(xiàn)，包括進(jìn)位行波加法器，曼徹斯特進(jìn)位鏈，超前進(jìn)位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優(yōu)缺點(diǎn)。接著研究了幾種主要的除法器設(shè)計(jì)算法，包括數(shù)字循環(huán)算法，基于函數(shù)迭代的算法，以及CORDIC算法，結(jié)合信道估計(jì)的特點(diǎn)選擇了函數(shù)迭代和CORDIC算法作為具體實(shí)現(xiàn)的方法。最后，在前面的設(shè)計(jì)的基礎(chǔ)上在FPGA芯片上實(shí)現(xiàn)了前面的設(shè)計(jì)方案。
標(biāo)簽： OFDM FPGA 信道估計(jì) 模塊
上傳時(shí)間： 2013-06-06
上傳用戶：yyyyyyyyyy
本文以Turbo碼譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對Turbo碼的迭代譯碼算法及用硬件語言實(shí)現(xiàn)其譯碼算法進(jìn)行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進(jìn)行了深入的研究，并用C語言對其MAP譯碼算法進(jìn)行了驗(yàn)證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對比。 最后，考慮到硬件實(shí)現(xiàn)的簡化，MAX-Log-MAP算法成為了本文的硬件實(shí)現(xiàn)方案。本文采用了模塊化設(shè)計(jì)，在對各個(gè)模塊進(jìn)行設(shè)計(jì)的基礎(chǔ)上提出了一些改進(jìn)的方案，對Turbo碼編碼器設(shè)計(jì)中的同步問題進(jìn)行了改進(jìn)，對分塊并行Turbo碼譯碼算法的硬件實(shí)現(xiàn)進(jìn)行了研究。在設(shè)計(jì)中綜合運(yùn)用了“自頂向下”和“自下而上”的設(shè)計(jì)方去，通過功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。
上傳時(shí)間： 2013-04-24
上傳用戶：wengtianzhu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
