現代數字信號處理對實時性提出了很高的要求,當最快的數字信號處理器(DSP)仍無法達到速度要求時,唯一的選擇是增加處理器的數目,或采用客戶定制的門陣列產品。隨著可編程邏輯器件技術的發展,具有強大并行處理能力的現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優勢。本文以此為背景,研究了基于FPGA的快速傅立葉變換、數字濾波、相關運算等數字信號處理算法的高效實現。 首先,針對圖像聲納實時性的要求和FPGA片內資源的限制,設計了級聯和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法,并針對蝶形運算的特點提出了一些優化和改進措施。 其次,分析了具有相同結構的數字濾波和相關運算的特點,采用了有乘法器和無乘法器兩種結構實現乘累加(MAC)運算。無乘法器結構采用分布式算法(DA),將乘法運算轉化為FPGA易于實現的查表和移位累加操作,顯著提高了運算效率。此外,還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。 最后,完成了圖像聲納預處理模塊。在一片EP2S60上實現了對160路信號的接收、濾波、正交變換以及發送等處理。實驗表明,本論文所有算法均達到了設計要求。
上傳時間: 2013-06-09
上傳用戶:zgu489
隨著半導體制造技術不斷的進步,SOC(System On a Chip)是未來IC產業技術研究關注的重點。由于SOC設計的日趨復雜化,芯片的面積增大,芯片功能復雜程度增大,其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經成為整個設計中最大的瓶頸。 使用FPGA系統對ASIC設計進行功能驗證,就是利用FPGA器件實現用戶待驗證的IC設計。利用測試向量或通過真實目標系統產生激勵,驗證和測試芯片的邏輯功能。通過使用FPGA系統,可在ASIC設計的早期,驗證芯片設計功能,支持硬件、軟件及整個系統的并行開發,并能檢查硬件和軟件兼容性,同時還可在目標系統中同時測試系統中運行的實際軟件。FPGA仿真的突出優點是速度快,能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數據,而FPGA作為硬件系統,突出優點是速度快,實時性好。可以將SOC軟件調試系統的開發和ASIC的開發同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統硬件平臺,在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數據鏈路,并采用定制的JTAG邏輯產生測試向量,通過JTAG控制SOC目標系統,達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時,該驗證平臺還可以支持SOC目標系統后續軟件的開發和調試。 本文介紹了芯片驗證系統,包括系統的性能、組成、功能以及系統的工作原理;搭建了基于JTAG和FPGA的嵌入式SOC驗證系統的硬件平臺,提出了驗證系統的總體設計方案,重點對驗證系統的數據鏈路的實現進行了闡述;詳細研究了嵌入式軟核處理器NIOS II系統,并將定制的JTAG邏輯與處理器NIOS II相結合,構建出調試與驗證數據鏈路;根據芯片驗證的要求,設計出軟核處理器NIOS II系統與PC建立數據鏈路的軟件系統,并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術,完成對國產某型DSP芯片的驗證與測試,研究如何構建一種通用的SOC芯片驗證平臺,解決SOC驗證系統的可重用性和驗證數據發送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統在芯片驗證與測試應用研究領域,有較高的理論和實踐研究價值。
上傳時間: 2013-05-25
上傳用戶:ccsp11
隨著人們對數字電視和數字視頻信息的需求越來越大,數字電視廣播在中國迅速的發展起來。近幾年,數字電視傳輸系統技術逐漸成熟,數字電視地面廣播(DTTB)傳輸標準也于2006年8月30號正式出臺。此標準技術是由我國多家單位聯合研究的,具有自主知識產權的數字地面電視傳輸標準。DTTB系統標準的研究與仿真,具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數字電視廣播標準中平方根升余弦(SRRC)濾波器(滾降系數為0.05)的結構設計,介紹了一種適合在FPGA中實現的高階高速FIR濾波器的并行流水線結構。在本設計中,以CSD數優化濾波器系數,并運用簡化加法器圖(Reduced Adder Graph,RAG)算法進行改進,最后采用并行處理的轉置型流水線結構實現。 @@ 接著研究數字電視地面傳輸標準采用的傳輸技術-OFDM的基本概念和技術特點,并研究了清華大學提出的DMB-T方案中TDS-OFDM信號幀的組成結構以及相關原理。 @@ 最后,本文針對OFDM調制所需要的3780點FFT處理器進行研究。為了保證OFDM信號的采樣率和時域導頻的采樣率相同,以達到較好的同步性能,采用了3780個正交子載波的設計方案。在實現過程中,分析比較了多種算法的計算復雜性,設計出在硬件實現復雜度上進行優化的3780點FFT處理器的數據流流水線算法。之后,通過定點仿真比較各模塊輸出的動態范圍和概率分布,設計出定點字長的優化方案,并分析計算了這一處理器的輸出信噪比與內部各模塊字長的關系,進一步降低了硬件實現復雜性。 @@關鍵字:數字電視地面廣播傳輸(DTTB);平方根升余弦濾波器(SRRC);正交頻分復用調制(OFDM);快速傅立葉變換(FFT); 3780
上傳時間: 2013-04-24
上傳用戶:mdrd3080
現代通信朝著全網IP化的進程逐步發展,越來越多的通信需要IP路由查找;同時光纖技術的發展,使得比特速率達到了20Gbps,路由技術成了整個通信系統的瓶頸,迫切需要一種具有高查找性能,低成本的路由算法,能夠適應大規模應用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎上,實現了雙分支并行,每個分支流水查找的16-8-8路由算法。該算法由三級表構成,長度小于16的前綴通過擴展成為長度16的前綴存儲在第一級表中;長度小于24位的前綴通過擴展成為長度24的前綴存儲在前兩級表中;長度大于24的前綴則通過專門的存儲空間進行存儲。將IP路由的二維查找轉化為一維精確查找,每次查找最多訪問存儲器3次,就可以查得下一跳的路由信息。使用Verilog語言實現了本文提出的算法,并對算法進行了功能仿真。為了實現低成本,該算法采用了FPGA和SSRAM的硬件結構實現。 功能仿真表明本文設計的算法查找速度能適應20Gbps的接口轉發速率。
上傳時間: 2013-04-24
上傳用戶:金宜
低密度校驗碼(LDPC)是一種能逼近Shannon容量限的漸進好碼,其長碼性能甚至超過了Turbo碼。低密度校驗碼以其迭代譯碼復雜度低,沒有錯誤平層,碼率和碼長可靈活改變的優點成為Turbo碼強有力的競爭對手。目前,LDPC碼已廣泛應用于深空通信、光纖通信、衛星數字視頻和音頻廣播等領域,因此LDPC碼編譯碼器的硬件實現已成為糾錯編碼領域的研究熱點之一。 本文在分析LDPC碼的基本編碼結構基礎上,首先研究了LDPC碼的隨機構造方法,并給出了有效的PEG算法實現方法,重點分析了用環消除(cycle elimination)算法實現的準循環LDPC碼的構造。然后對LDPC碼的幾種不同譯碼算法進行分析比較,討論了一種適合硬件實現的譯碼算法-TDMP算法,并對易于硬件實現的TDMP算法進行了性能仿真,仿真結果表明TDMP算法作為硬件實現的譯碼算法具有優異的性能優勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設計了一個基于TDMP算法的(4096,2048)非規則LDPC碼譯碼器,內部用了4個單校驗碼譯碼器并行譯1幀數據,3幀同時譯碼,作者詳細介紹了該譯碼器芯片的設計過程和內部結構和工作流程。
上傳時間: 2013-05-23
上傳用戶:fujun35303
現代社會信息量爆炸式增長,由于網絡、多媒體等新技術的發展,用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移,以及PCB布線的困難,使得傳輸速率的進一步提升面臨設計的極限;而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢,正迅速取代傳統的并行技術,成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究,并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺,在其中的一塊信號處理板上,進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真,當仿真驗證通過之后,重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接,進行數據的互相傳送,接收和發送的數據相同,證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計,經過回環之后接收到的數據與發送的數據相同,證明了Rocket I/O高速串行接口設計的正確性。
上傳時間: 2013-04-24
上傳用戶:戀天使569
隨著社會的發展,人們對電力需求特別是電能質量的要求越來越高。但由于非線性負荷大量使用,卻帶來了嚴重的電力諧波污染,給電力系統安全、穩定、高效運行帶來嚴重影響,給供用電設備造成危害。如何最大限度的減少諧波造成的危害,是目前電力系統領域極為關注的問題。諧波檢測是諧波研究中重要分支,是解決其它相關諧波問題的基礎。因此,對諧波的檢測和研究,具有重要的理論意義和實用價值。 目前使用的電力系統諧波檢測裝置,大多基于微處理器設計。微處理器是作為整個系統的核心,它的性能高低直接決定了產品性能的好壞。而這種微處理器為主體構成的應用系統,存在效率低、資源利用率低、程序指針易受干擾等缺點。由于微電子技術的發展,特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設計技術的發展,使得設計電力系統諧波檢測專用的集成電路成為可能,同時為諧波檢測裝置的硬件設計提供了一個新的發展途徑。本文目標就是設計電力系統諧波檢測專用集成電路,從而可以實現對電力系統諧波的高精度檢測。采用專用集成電路進行諧波檢測裝置的硬件設計,具有體積小,速度快,可靠性高等優點,由于應用范圍廣,需求量大,電力系統諧波檢測專用集成電路具有很好的應用前景。 本文首先介紹了國內外現行諧波檢測標準,調研了電力系統諧波檢測的發展趨勢;隨后根據裝置的功能需求,特別是依據其中諧波檢測國標參數的測量算法,為系統選定了基于FPGA的SOPC設計方案。 本文分析了電力系統諧波檢測專用集成電路的功能模型,對專用集成電路進行了模塊劃分。定義了各模塊的功能,并研究了模塊間的連接方式,給出了諧波檢測專用集成電路的并行結構。設計了基于FPGA的諧波檢測專用集成電路設計和驗證的硬件平臺。配合專用集成電路的電子設計自動化(EDA)工具構建了智能監控單元專用集成電路的開發環境。 在進行FPGA具體設計時,根據待實現功能的不同特點,分為用戶邏輯區域和Nios處理器模塊兩個部分。用戶邏輯區域控制A/D轉換器進行模擬信號的采樣,并對采樣得到的數字量進行諧波分析等運算。然后將結果存入片內的雙口RAM中,等待Nios處理器的訪問。Nios處理器對數據處理模塊的結果進一步處理,得到其各自對應的最終值,并將結果通過串行通信接口發送給上位機。 最后,對設計實體進行了整體的編譯、綜合與優化工作,并通過邏輯分析儀對設計進行了驗證。在實驗室條件下,對監測指標的運算結果進行了實驗測量,實驗結果表明該監測裝置滿足了電力系統諧波檢測的總體要求。
上傳時間: 2013-04-24
上傳用戶:yw14205
在幾乎所有現代通訊和計算機網絡領域中,安全問題都起著非常重要的作用。隨著網絡應用的迅速發展,對安全的要求也逐漸加強。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制,且可以在更小的基域上達到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經基本成熟,但由于它的計算復雜性大,所以在具體實現上還需要進一步研究。實現超橢圓曲線密碼系統,對于增強信息系統的安全性和研究更高強度的加密系統都有著重要的理論意義和較高的應用價值,相信超橢圓曲線密碼系統將會有更好的應用前景。 對于密碼系統,我們希望它占用的空間更少,實現的時間更短,安全性更高。論文研究超橢圓曲線密碼中的加密算法,對主要算法進行實現比較并提出軟硬協調思想實現超橢圓曲線密碼系統就是為了達到這個目標。 論文先介紹了超橢圓曲線密碼系統中有限域上的兩個核心運算——有限域乘法運算和有限域求逆運算。對有限域乘法運算的全串行算法和串并混合算法在FPGA上用VHDL語言進行了實現,并對它們的結果進行對比,重點在于對并行度不同的串并混合算法進行實現比較,找到面積和速度的最佳結合點。通過對算法的實現和比較,發現理論上面積和速度協調性較好的8位串并混合算法在實際中協調性并不是很好,最終得出結論,在所做實驗的四種情況中,面積和速度協調性較好的算法是4位串并混合算法。隨后論文對有限域求逆運算的三種算法在FPGA上用VHDL語言進行實現比較,找到單獨實現有限域求逆運算較好的算法(MIMA域求逆算法)和可以與域乘法運算相結合的算法(使用域乘法求逆的算法),為軟硬協調實現超橢圓曲線系統思想的提出打下基礎。 論文然后提出了軟硬協調的方法實現超橢圓曲線系統的思想,并對整個系統進行了軟硬件部分的劃分。通過分析,將標量乘算法,除子算法和多項式環算法劃分到軟件部分,并對其中的標量乘運算進行了詳細的分析介紹,將有限域算法歸于硬件部分并對其進行了簡單描述。在最后對全文進行總結,提出進一步需要開展的工作。
上傳時間: 2013-04-24
上傳用戶:zl123!@#
衛星導航定位系統可以為公路、鐵路、空中和海上的交通運輸工具提供導航定位服務。它能夠軍民兩用,戰略作用與商業利益并舉。只要持有便攜式接收機,則無論身處陸地、海上還是空中,都能收到衛星發出的特定信號。接收機選取至少四顆衛星發出的信號進行分析,就能確定接收機持有者的位置。 GPS導航定位接收機的理論基礎即是擴頻通信理論,擴頻通信技術與常規的通信技術相比,具有低截獲率,強抗噪聲,抗干擾性,具有信息隱蔽和多址通信等特點,目前己從軍事領域向民用領域迅速發展,成為進入信息時代的高新技術通信傳輸方式之一。擴頻通信技術中,最常見的是直接序列擴頻通信(DSSS)系統,本文所研究的就是這一類系統。 目前在衛星信號的捕獲上一般使用兩種方法:順序捕獲方法(時域法,基于大規模并行相關器)和并行捕獲方法(頻域法,基于FFT)。本文在第二章分別分析了現有順序捕獲和并行捕獲技術的原理,并給出了它們的優缺點。 本文第三章對長碼的直接捕獲進行了深入的研究,基于對國內外相關文獻中長碼直捕方法的分析與對比,并且結合在實際過程中硬件資源需求的考慮,應用了基于分段補零循環相關和FFT搜索頻偏的直捕方法。此方法大大減少了計算量,加快了信號捕獲的速度。本方法利用FFT實現接收信號與本地長碼的并行相關,同時完成頻偏的搜索,將傳統的二維搜索轉換為并行的一維搜索,從而能快速實現長碼捕獲。 GPS信號十分微弱,靈敏度低,在戰場環境下,GPS接收機會面臨各種人為的干擾。如何從復雜的干擾信號中實現對GPS信號的捕獲,即抗干擾技術的研究,是GPS也是本文研究一個的方面。第四章即研究了GPS接收機干擾抑制算法,在強干擾環境下,需要借助信號處理技術在不增加信號帶寬的條件下提高系統的抗干擾能力,以保證后續捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機長碼捕獲以及干擾抑制的FPGA實現方案,并對各主要子模塊進行了詳細地分析。基本型接收機中長碼捕獲采用頻域方法,選用Altera StratixⅡ EP2S180芯片實現;抗干擾型接收機中選用Xilinx xc4vlx100芯片。實現了各模塊的單獨測試和整個系統的聯調,通過聯調驗證,本文提出的長碼直接捕獲方法正確、可行。 本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲,可以應用于GPS接收機,監測站接收機的同步等,對我國自主研發導航定位接收機也有重大的現實及經濟意義。
上傳時間: 2013-06-18
上傳用戶:wang5829
伴隨著多媒體顯示和傳輸技術的發展,人們獲得了越來越高的視聽享受。從傳統的模擬電視,到標清、高清、全高清。與顯示技術發展結伴而行的是顯示接口技術的發展,從模擬的AV端子,S-Video和VGA接口,到數字顯示的DVI接口,技術上經歷了一個從模擬到數字,從并行到串行,從低速到高速的發展過程。 HDMI是最新的高清晰度多媒體接口,它的規范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當今技術的發展潮流,一經推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設備的標準接口之一,并獲得了越來越廣泛的應用。 從上世紀80年代XILINX發明第一款FPGA芯片以來,FPGA就以其體系結構和邏輯單元靈活,運算速度快,編程方便等優點廣泛應用與IC設計、系統控制、視頻處理、通信系統、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數據量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設計上,針對HDMI和DDR2的相關高速電路,采用了一系列的高速電路設計方法,有效的避免了信號的反射,串擾等不良現象。同時在對HDMI規范和DDR2 SDRAM時序規范的深入研究的基礎上,在ALTERA的開發平臺QUARTUSII上編寫了系統的頂層模塊和相關各功能子模塊,并仿真通過。 論文的主要工作和創新點表現在以下幾個方面: 1、論文研究了最新的HDMI接口規范和新型存儲器件DDR2的時序規范。 2、論文搭建的整個系統相當龐大,涉及到相關的規范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅動顯示器件,區別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
上傳時間: 2013-07-28
上傳用戶:xiaoxiang