亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

并行優化

  • 基于FPGA的紅外圖像預處理系統

    隨著紅外探測技術和超大規模專用集成電路的發展,實時紅外成像系統得到了越來越廣泛的應用。如何針對紅外圖像的特性對紅外圖像進行實時處理,得到能真實反映探測場景、適合觀察分析的紅外圖像是目前紅外成像技術的研究熱點。針對紅外圖像在被采集后立即進行預處理,簡化后級數字信號處理單元的繁重任務,在紅外成像技術中具有重要意義。本論文主要工作如下: (1)對紅外成像的原理、紅外圖像的形成過程、紅外圖像的特征以及紅外圖像與可見光圖像的區別進行了闡述。 (2)簡要介紹了頻域中圖像的增強算法,以及圖像的灰度變換原理。 (3)通過對時域中各種算法的分析對比,以及時域處理與頻域處理的對比,選擇數種適合紅外圖像預處理的算法進行硬件實現,然后再根據硬件實現的難易程度和算法對硬件資源的占用率,以及最終對圖像的處理效果,選擇一種最佳的平滑和銳化方法。 (4)針對FPGA的特點,采用了模塊化結構設計,方便構成并行運算,充分體現了實時處理的要求。 (5)分析了紅外圖像灰度變換的硬件構成,實現了對紅外圖像的直方圖統計。 (6)闡述了I2C總線標準,使用I2C總線對SAA7115視頻圖像處理芯片的控制,對模擬的紅外圖像采集、量化成數字圖像信號;由于采用SDRAM進行數據的存儲,所以針對數據的存儲及讀取方式設計了SDRAM存儲器的控制器,將量化后的數據存儲到SDRAM存儲器。 (7)詳細闡述了圖像頻域處理的硬件實現方法,并特別說明了DFT的FPGA硬件構成方法及這種方法與DSP處理器構成方法的區別。然后針對整個系統的時序構成及時序要求,采用了PLL核構成了系統的時序部分,并對系統進行了優化,以提高運行速度及減少資源占用率。

    標簽: FPGA 紅外圖像 預處理

    上傳時間: 2013-07-12

    上傳用戶:頂得柱

  • 基于FPGA的擴頻通信系統的實現

    擴頻通信技術是信息時代的三大高技術通信傳輸方式之一,與常規的通信技術相比。具有低截獲率、強抗噪聲、抗干擾性,具有信息隱蔽和多址通信等特點,目前已從軍事領域向民用領域迅速發展。在民用化之后,它被迅速推廣到各種公用和專用通信網絡之中,如衛星通信、數據傳輸、定位、測距等系統中。 擴頻通信技術中,最常見的是直接序列擴頻通信(DSSS)系統,然而目前專用擴頻芯片大部分功能都已固化。缺少產品開發的靈活性。其次,目前用FPGA與DSP相結合實現的直接序列擴頻的收發系統比較多,系統復雜且成本高。另外,現代擴頻通信系統在接收和發送端需要完成許多快速復雜的信號處理,這對電路的可靠性和處理速度提出了更高的要求。因此,設計一個全部用FPGA技術實現的擴頻通信收、發系統具有較強的實際應用價值。 根據FPGA的高速并行處理能力和全硬件實現的特點,采用直接序列擴頻技術,借助QuartusⅡ6.0及Protel99se工具,完成了系統的軟件仿真和硬件電路設計。實驗結果表明,比用傳統的FPGA與DSP相結合實現方式,提高了處理速度,減少了硬件延時。同時采用了流水線技術,提高了系統并行處理的能力。并且系統功能可以通過程序來修改和升級,與專用擴頻芯片相比,具有很大的靈活性。所有模塊都集成在一個芯片中,提高了系統的穩定性和可靠性。

    標簽: FPGA 擴頻通信

    上傳時間: 2013-05-18

    上傳用戶:天天天天

  • 基于FPGA的視頻圖像檢測技術

    在圖像處理及檢測系統中,實時性要求往往影響著系統處理速度的性能。本文在分析研究視頻檢測技術及方法的基礎上,應用嵌入式系統設計和圖像處理技術,以交通信息視頻檢測系統為研究背景,展開了基于FPGA視頻圖像檢測技術的研究與應用,通過系統仿真驗證了基于FPGA架構的圖像并行處理和檢測系統具有較高的實時處理能力,能夠準確并穩定地檢測出運動目標的信息。可見FPGA對提高視頻檢測及處理的實時性是一個較好的選擇。 本文主要研究的內容有: 1.分析研究了視頻圖像檢測技術,針對傳統基于PC構架和DSP處理器的視頻檢測系統的弊端,并從可靠性、穩定性、實時性和開發成本等因素考慮,提出了以FPGA芯片作為中央處理器的嵌入式并行數據處理系統的設計方案。 2.應用模塊化的硬件設計方法,構建了新一代嵌入式視頻檢測系統的硬件平臺。該系統由異步FIFO模塊、圖像空間轉換模塊、SRAM幀存控制模塊、圖像預處理模塊和圖像檢測模塊等組成,較好地解決了圖像采樣存儲、處理和傳輸的問題,并為以后系統功能的擴展奠定了良好的基礎。 3.在深入研究了線性與非線性濾波幾種圖像處理算法,分析比較了各自的優缺點的基礎上,本文提出一種適合于FPGA的快速圖像中值濾波算法,并給出該算法的硬件實現結構圖,應用VHDL硬件描述語言編程、實現,仿真結果表明,快速中值濾波算法的處理速度較傳統算法提高了50%,更有效地降低了系統資源占用率和提高了系統運算速度,增強了檢測系統的實時性能。 4.研究了基于視頻的交通車流量檢測算法,重點討論背景差分法,圖像二值化以及利用直方圖分析方法確定二值化的閾值,并對圖像進行了直方圖均衡處理,提高圖像檢測精度。并結合嵌入式系統處理技術,在FPGA系統上研究設計了這些算法的硬件實現結構,用VHDL語言實現,并對各個模塊及相應算法做出了功能仿真和性能分析。 5.系統仿真與驗證是整個FPGA設計流程中最重要的步驟,針對現有仿真工具用手動設置輸入波形工作量大等弊病,本文提出了一種VHDL測試基準(TestBench)方法解決系統輸入源仿真問題,用TEXTIO程序包設計了MATLAB與FPGA仿真軟件的接口,很好地解決了仿真測試中因測試向量龐大而難以手動輸入的問題。并將系統的仿真結果數據在MATLAB上還原為圖像,方便了系統測試結果的分析與調試。系統測試的結果表明,運動目標的檢測基本符合要求,可以排除行走路人等移動物體(除車輛外)的噪聲干擾,有效地檢測出正確的目標。 本文主要研究了基于FPGA片上系統的圖像處理及檢測技術,針對FPGA技術的特點對某些算法提出了改進,并在MATLAB、QuartusⅡ和ModelSim軟件開發平臺上仿真實現,仿真結果達到預期目標。本文的研究對智能化交通監控系統的車流量檢測做了有益探索,對其他場合的圖像高速處理及檢測也具有一定的參考價值。

    標簽: FPGA 視頻圖像 檢測技術

    上傳時間: 2013-07-13

    上傳用戶:woshiayin

  • 網絡路由器報文交換算法及實現

    隨著現代互聯網規模的不斷擴大,網絡數據流量迅速增長,傳統的路由器已經無法滿足網絡的交換和路由需求。當前,新一代路由器普遍利用了交換式路由技術,通過使用交換背板以充分利用公共通信鏈路,有效的提高了鏈路的利用率,并使各通信節點的并行通信成為可能。硬件系統設計中結合了專用網絡處理器,可編程器件各自的特點,采用了基于ASIC,FPGA,CPLD硬件結構模塊化的設計方法。基于ASIC技術體系的GSR的出現,使得路由器的性能大大提高。但是,這種路由器主要滿足數據業務(文字,圖象)的傳送要求,不能解決全業務(語音,數據,視頻)數據傳送的需要。隨著網絡規模的擴大,矛盾越來越突出,而基于網絡處理器技術的新一代路由器,從理論上提出了解決GSR所存在問題的解決方案。 基于網絡路由器技術實現的路由器,采用交換FPGA芯片硬件實現的方式,對路由器內部各種單播、多播數據包進行路由轉發,實現網絡路由器與外部數據收發芯片的數據通信。本文主要針對路由器內部交換FPGA芯片數據轉發流程的特點,分析研究了傳統交換FPGA所采用的交換算法,針對簡單FIFO算法所產生的線頭阻塞現象,結合虛擬輸出隊列(VOQ)機制及隊列仲裁算法(RRM)的特點,并根據實際設計中各外圍接口芯片,給出了一種消除數據轉發過程中出現的線頭阻塞的iSLIP改進算法。針對實際網絡單播、多播數據包在數據轉發處理過程的不同,給出了實際的解決方案。并對FPGA外部SSRAM包緩存帶寬的利用,數據轉發的包亂序現象及FPGA內部環回數據包的處理流程作了分析并提出了解決方案,有效的提高了路由器數據交換性能。 根據設計方案所采用的算法的實現方式,結合FPGA內部部分關鍵模塊的功能特點及性能要求,給出了交換FPGA內部可用BlockRam資源合理的分配方案及部分模塊的設計實現,滿足了實際的設計要求。所有處理模塊均在xilinx公司的FPGA芯片中實現。

    標簽: 網絡 報文交換 算法 路由器

    上傳時間: 2013-04-24

    上傳用戶:牛布牛

  • 新型并行Turbo編譯碼器的FPGA實現

    可靠通信要求消息從信源到信宿盡量無誤傳輸,這就要求通信系統具有很好的糾錯能力,如使用差錯控制編碼。自仙農定理提出以來,先后有許多糾錯編碼被相繼提出,例如漢明碼,BCH碼和RS碼等,而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界的一個里程碑。 然而,Turbo碼迭代譯碼復雜度大,導致其譯碼延時大,故而在工程中的應用受到一定限制,而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法,很好地解決了并行訪問存儲器沖突的問題。 本論文在現場可編程門陣列(FPGA)平臺上實現了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現的并行Turbo編譯碼器在時鐘頻率為33MHz,幀長為1024比特,并行子譯碼器數和最大迭代次數均為4時,可支持8.2Mbps的編譯碼數掘吞吐量,而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統開發板。該開發板可提供高速以太網MAC/PHY和PCI接口,很好地滿足了通信系統需求。系統測試結果表明,本文所實現的并行Turbo編譯碼器及其開發板運行正確、有效且可靠。 本論文主要分為五章,第一章為緒論,介紹Turbo碼背景和硬件實現相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現,分別介紹了編碼器和譯碼器的RTL設計,還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構,使用SOC架構處理系統和基于NIOSII處理器和uC/0S一2操作系統的架構。第四章介紹了FPGA系統開發板設計與調試的一些工作。最后一章為本文總結及其展望。

    標簽: Turbo FPGA 并行 編譯碼器

    上傳時間: 2013-04-24

    上傳用戶:ziyu_job1234

  • 基于FPGA的PID控制器研究與實現

    基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題,如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障,會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此,利用FPGA開發技術,實現智能控制器算法的芯片化,使之能夠廣泛的用于各種場合,具有很大的應用意義。 首先分析FPGA的內部結構特點,總結FPGA設計技術及開發流程,指出實現結構優化設計,降低設計難度,是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成,主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上,提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中,采用將補碼的加法器代替減法器設計,增加整數運算結果的位擴展處理,進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體,可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器,用Modelsim仿真驗證了設計結果的正確性,用Synplify Pro進行電路綜合,在Quaitus Ⅱ軟件中實現布局布線,最后生成FPGA的編程文件。根據控制系統的要求,論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象,以EP1C3T144 FPGA為核心,構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0~400℃的條件下,實驗結果表明,達到無超調的穩定控制要求,為降低FPGA實現PID控制器的設計難度提供了有效的方法。

    標簽: FPGA PID 控制器

    上傳時間: 2013-05-24

    上傳用戶:gyq

  • 基于FPGA的雷達信號偵察數字接收機

    隨著信號處理技術的進步和電子技術的發展,雷達信號偵察接收機逐漸從模擬體制向數字體制轉變。軟件無線電概念的提出,促使雷達偵察接收機朝大帶寬、全截獲方向發展,現有的串行信號處理體制已經很難滿足系統要求。FPGA器件的出現,為實現寬帶雷達信號偵察數字接收機提供了硬件支持。 本文結合FPGA芯片特點,在前人研究基礎上,從算法和硬件實現兩方面,對雷達信號偵察數字接收機若干關鍵技術進行了研究和創新,主要研究內容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設計聯合仿真技術。這種聯合仿真技術,大大提高了基于FPGA的雷達信號偵察數字接收機的設計效率。 2)給出了一種基于FFT/IFFT的寬帶數字正交變換算法,并將該算法在FPGA中進行了硬件實現,設計可對600MHz帶寬內的輸入信號進行實時正交變換。 3)提出了一種全并行結構FFT的FPGA實現方案,并將其在FPGA芯片中進行了硬件實現,設計能夠在一個時鐘周期內完成32點并行FFT運算,滿足了數字信道化接收機對數據處理速度的要求。 4)提出了一種自相關信號檢測FPGA實現方案,通過改變FIFO長度改變自相關運算點數,實現了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷,降低了虛警概率,提高了檢測結果的可靠性。 5)在單通道自相關信號檢測算法基礎上,提出采用三路并行檢測,每路采用不同的相關點數和檢測門限,再綜合考慮三路檢測結果,得到最終檢測結果。給出了算法FPGA實現過程,并對設計進行了聯合時序仿真,提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進行插值的快速高精度頻率估計方法,并將該算法在FPGA硬件中進行了實現。通過利用FFT運算后的實/虛部最大值進行插值,降低了硬件資源消耗、縮短了運算延遲。 7)結合4)、5)、6)中的研究成果,完成了對雷達脈沖信號到達時間、終止時間、脈沖寬度和脈沖頻率的估計,最終在一塊FPGA芯片內實現了一個精簡的雷達信號偵察數字接收機,并在微波暗室中進行了測試。

    標簽: FPGA 雷達信號 數字接收機

    上傳時間: 2013-06-13

    上傳用戶:Divine

  • 基于VB的凸輪機構的參數化設計及其動畫仿真

    本文以VB 為主體開發語言,實現了參數化設計凸輪和凸輪輪廓設計過程的動畫仿真,既提高了凸輪設計效率,又益于計算機輔助教學。

    標簽: 凸輪機構 參數 動畫仿真

    上傳時間: 2013-06-13

    上傳用戶:www240697738

  • 基于FPGA的遺傳算法硬件實現研究

    遺傳算法是基于自然選擇的一種魯棒性很強的解決問題方法。遺傳算法已經成功地應用于許多難優化問題,現已成為尋求滿意解的最佳工具之一。然而,較慢的運行速度也制約了其在一些實時性要求較高場合的應用。利用硬件實現遺傳算法能夠充分發揮硬件的并行性和流水線的特點,從而在很大程度上提高算法的運行速度。 本文對遺傳算法進行了理論介紹和分析,結合硬件自身的特點,選用了適合硬件化的遺傳算子,設計了標準遺傳算法硬件框架;為了進一步利用硬件自身的并行特性,同時提高算法的綜合性能,本文還對現有的一些遺傳算法的并行模型進行了研究,討論了其各自的優缺點及研究現狀,并在此基礎上提出一種適合硬件實現的粗粒度并行遺傳算法。 我們構建的基于FPGA構架的標準遺傳算法硬件框架,包括初始化群體、適應度計算、選擇、交叉、變異、群體存儲和控制等功能模塊。文中詳細分析了各模塊的功能和端口連接,并利用硬件描述語言編寫源代碼實現各模塊功能。經過功能仿真、綜合、布局布線、時序仿真和下載等一系列步驟,實現在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數的優化問題,給出了實驗結果。這些硬件模塊可以被進一步綜合映射到ASIC或做成IP核方便其他研究者調用。 最后,本文對硬件遺傳算法及其在函數優化中的一些尚待解決的問題進行了討論,并對本課題未來的研究進行了展望。

    標簽: FPGA 算法 硬件 實現研究

    上傳時間: 2013-07-22

    上傳用戶:誰偷了我的麥兜

  • 紋理映射算法研究與FPGA實現

    紋理映射在計算機圖形計算中屬于光柵化階段,處理的是像素,主要的特點是數據的吞吐量大,對實時系統來說轉換的速度是一個關鍵的因素,人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器,并行算法或專用硬件。隨著數字技術的發展,尤其是可編程邏輯門陣列(FPGAs)的發展,提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展,當前的FPGA芯片已經能夠運算各種圖形算法,而在速度上與專用的圖形卡硬件相同。因此,FPGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面: 1、本文提出了一種MIPmapping紋理映射優化方法,改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式,減少紋理尋址的計算量,提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案,該方案針對移動設備對功耗和面積的要求,以及分辨率不高的特點,在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路,及紋理濾波電路的FPGA設計,并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量,用Wallace對部分積進行壓縮;乘累加器采用multiply-add fused算法,對關鍵路徑進行了優化;除法器為基于改進型泰勒級數展開的查找表結構實現,查找表尺寸只有208字節,電路為固定時延,在電路尺寸、延時及復雜度方面進行了較好的平衡。

    標簽: FPGA 映射 算法研究

    上傳時間: 2013-04-24

    上傳用戶:yxvideo

主站蜘蛛池模板: 新余市| 镇康县| 吉隆县| 贺兰县| 玉环县| 将乐县| 错那县| 宁河县| 和林格尔县| 长治市| 辛集市| 丁青县| 靖远县| 定日县| 白银市| 阳城县| 花垣县| 双城市| 丹江口市| 巩留县| 岑溪市| 神农架林区| 丽水市| 竹北市| 侯马市| 吴桥县| 宾川县| 犍为县| 密云县| 临夏县| 锦屏县| 工布江达县| 栾川县| 富锦市| 晋宁县| 巫山县| 桐梓县| 南平市| 溧水县| 宜都市| 黄石市|