亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

并網(wǎng)(wǎng)光伏逆變器

  • 西門子變頻器驅(qū)動電路.rar

    變頻器由于其節(jié)能顯著,在工業(yè)生產(chǎn)中應(yīng)用越來越廣泛。變頻器的逆變部分一般采用智能功率模塊,但是大功率的IPM的價格非常昂貴。西門子25KW的變頻器采用IGBT模塊所以降低了成本,其IGBT的驅(qū)動電路非常有特色值得學(xué)習(xí)。

    標(biāo)簽: 西門子變頻器 驅(qū)動電路

    上傳時間: 2013-07-14

    上傳用戶:Jason1990

  • 基于FPGA的OFDM調(diào)制解調(diào)器的設(shè)計與實現(xiàn).rar

    正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù),具有頻譜利用率高、抗多徑干擾能力強、成本低等特點,適合無線通信的高速化、寬帶化及移動化的需求,將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析,指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢;然后針對OFDM中的信道估計技術(shù),深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論,在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法,并利用Matlab做了相應(yīng)的仿真比較,驗證了它們的有效性。 而后,在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上,對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進行了仿真,并給出了數(shù)據(jù)曲線,通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后,設(shè)計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求,設(shè)定了合理的參數(shù);然后從調(diào)制器和解調(diào)器的具體組成模塊入手,對串/并轉(zhuǎn)換,QPSK映射,過采樣處理,插入導(dǎo)頻,添加循環(huán)前綴,IFFT/FFT,幀同步檢測等各個模塊進行硬件設(shè)計,詳細(xì)介紹了各個模塊的設(shè)計和實現(xiàn)過程,并給出了相應(yīng)的仿真波形和參數(shù)說明。其中,針對定點運算的局限性,為系統(tǒng)設(shè)計并自定義了24位的浮點運算格式,參與傅立葉反變換和傅立葉變換的運算,在系統(tǒng)參數(shù)允許的范圍內(nèi),充分利用了有限資源,提高了系統(tǒng)運算精度;然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優(yōu)化和設(shè)計實現(xiàn),針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多,資源占用較大的問題,提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計方案,使之運用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實現(xiàn),結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù),對整個OFDM的基帶處理系統(tǒng)進行了系統(tǒng)調(diào)試與性能分析,證明了設(shè)計的可行性。 綜上所述,本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計、仿真和實現(xiàn)。本設(shè)計為OFDM通信系統(tǒng)的進一步改進提供了大量有用的數(shù)據(jù)。

    標(biāo)簽: FPGA OFDM 調(diào)制解調(diào)器

    上傳時間: 2013-07-25

    上傳用戶:14786697487

  • 基于FPGA的OQPSK調(diào)制解調(diào)器設(shè)計與實現(xiàn).rar

    偏移正交相移鍵控(OQPSK:Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù),具有頻譜利用率高、頻譜特性好等特點,廣泛應(yīng)用于衛(wèi)星通信和移動通信領(lǐng)域。 論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景,設(shè)計并實現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器,其中調(diào)制器主要用于仿真未知信號,作為測試信號源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法,包括成形濾波器、NCO模型、載波恢復(fù)、定時恢復(fù)等;完成了整個調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上,采用VHDL硬件描述語言在Xilinx公司ISE7.1開發(fā)環(huán)境下設(shè)計并實現(xiàn)了各個算法模塊,并在硬件平臺上加以實現(xiàn)。通過實際現(xiàn)場測試,實現(xiàn)了對所偵收信號的正確解調(diào)。論文還實現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口,使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計算機進行后續(xù)處理。

    標(biāo)簽: OQPSK FPGA 調(diào)制

    上傳時間: 2013-06-30

    上傳用戶:Miyuki

  • 高速AD轉(zhuǎn)換器AD7654與單片機接口電路設(shè)計

    模/數(shù)轉(zhuǎn)換是現(xiàn)代測控電路中非常重要的環(huán)節(jié),它有并行和串行兩種數(shù)據(jù)輸出形式。目前,模/數(shù)轉(zhuǎn)換器ADC已被做成大規(guī)模集成電路,并有多種型號和種類可供選擇。本文介紹了AD7654的性能特點,并設(shè)計了AD76

    標(biāo)簽: 7654 AD 高速AD轉(zhuǎn)換器 單片機接口

    上傳時間: 2013-07-18

    上傳用戶:sssnaxie

  • 適用于H.264視頻解碼器的VLD設(shè)計

    設(shè)計了一種適合于H.264 的變字長解碼器根據(jù)碼流特點進行模塊劃分減少硬件開銷采用并行結(jié)構(gòu)解NAL 包解碼效率高采用了桶形移位器進行并行解碼每個時鐘解一個碼字采用Verilog 語言進行設(shè)計仿真并通過

    標(biāo)簽: 264 VLD 視頻解碼器

    上傳時間: 2013-07-15

    上傳用戶:shen007yue

  • 基于MCS 51單片機的PLC仿真器

    可編程控制器PLC以抗擾性強、可靠性高和編程靈活等特點在工業(yè)上得到廣泛應(yīng)用,為了優(yōu)化PLC系統(tǒng)設(shè)計,介紹一種基于MCS.51單片機的PLC仿真器,并給出了硬、軟件設(shè)計與實現(xiàn)方法。編程設(shè)計主要包括監(jiān)控主

    標(biāo)簽: MCS PLC 51單片機 仿真器

    上傳時間: 2013-07-07

    上傳用戶:yzhl1988

  • EDA卷積碼編解碼器實現(xiàn)技術(shù)

    EDA卷積碼編解碼器實現(xiàn)技術(shù)針對某擴頻通信系統(tǒng)數(shù)據(jù)糾錯編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +

    標(biāo)簽: EDA 卷積碼 編解碼器 實現(xiàn)技術(shù)

    上傳時間: 2013-07-18

    上傳用戶:ynwbosss

  • 軟PLC程序編輯器中功能塊的設(shè)計與實現(xiàn)

    本文分析了目前軟PLC 編輯器中功能塊編程的不足,提出了使用面向?qū)ο蟮母拍顏碓O(shè)計功能塊圖的方法。通過研究軟PLC 開發(fā)系統(tǒng)和編譯系統(tǒng)的模型,詳細(xì)討論了PLC 梯形圖中圖元的設(shè)計方法,并基于此方

    標(biāo)簽: PLC 程序 功能塊

    上傳時間: 2013-06-21

    上傳用戶:allen-zhao123

  • RS編譯碼器的設(shè)計與FPGA實現(xiàn)

    Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發(fā)和隨機錯誤能力的信道編碼方式,在深空通信、移動通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法,分析了改進后的Euclid算法和改進后的BM算法,針對改進后的BM算法提出了一種流水線結(jié)構(gòu)的譯碼器實現(xiàn)方案并改進了該算法的實現(xiàn)結(jié)構(gòu),在譯碼器復(fù)雜度和譯碼延時上作了折衷,降低了譯碼器的復(fù)雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設(shè)計實現(xiàn)了RS(255,239)編譯碼器,證明了該方案的可行性。

    標(biāo)簽: FPGA RS編譯碼

    上傳時間: 2013-06-11

    上傳用戶:奇奇奔奔

  • 全并行Viterbi譯碼器的FPGA實現(xiàn)

      本文對于全并行Viterbi譯碼器的設(shè)計及其FPGA實現(xiàn)方案進行了研究,并最終將用FPGA實現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。  首先介紹了卷積碼及Viterbi譯碼算法的基本原理,并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現(xiàn)的一些經(jīng)典算法,對這些算法的硬件結(jié)構(gòu)設(shè)計進行優(yōu)化并利用FPGA實現(xiàn),而后在QuartusⅡ平臺上對各模塊的實現(xiàn)進行仿真以及在Matlab平臺上對結(jié)果進行驗證。最后給出Viterbi譯碼模塊應(yīng)用在實際系統(tǒng)上的誤碼率測試性能結(jié)果。  測試結(jié)果表明,系統(tǒng)的誤碼率達到了工程標(biāo)準(zhǔn)的要求,從而驗證了譯碼器設(shè)計的可靠性,同時所設(shè)計的基于FPGA實現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽?yīng)用場合。

    標(biāo)簽: Viterbi FPGA 并行 譯碼器

    上傳時間: 2013-07-30

    上傳用戶:13913148949

主站蜘蛛池模板: 湟源县| 秭归县| 温宿县| 花莲县| 龙泉市| 平谷区| 新沂市| 福建省| 常熟市| 石渠县| 芷江| 扎赉特旗| 农安县| 通渭县| 嘉峪关市| 什邡市| 江孜县| 安康市| 呼伦贝尔市| 武威市| 女性| 保德县| 德钦县| 微山县| 沧州市| 新乡县| 彭泽县| 玛曲县| 满洲里市| 凤台县| 商水县| 梁河县| 顺平县| 寻乌县| 蓬安县| 衡山县| 堆龙德庆县| 泰和县| 上蔡县| 会东县| 清流县|