開關(guān)電源具有體積小、重量輕、效率高、發(fā)熱量低、性能穩(wěn)定等優(yōu)點,廣泛應(yīng)用于電子整機與設(shè)備中,在以往的AC-DC電路中,由二極管組成的不可控整流器與電力網(wǎng)相接,為在電網(wǎng)中會產(chǎn)生大量的電流諧波和無功功率而污染電網(wǎng),使得功率因數(shù)較低。為了提高AC-DC電路輸入端的功率因數(shù),采用了功率因數(shù)校正。 本文采用TMS320F2812實現(xiàn)開關(guān)電源的功率因數(shù)校正,分析了DSP實現(xiàn)功率因數(shù)校正的控制方法和具體實現(xiàn),對于軟件中參數(shù)的標(biāo)么值實現(xiàn)進行了理論推導(dǎo),為了使輸出功率在輸入電壓變化的一定范圍內(nèi)保持不變,采用了前饋電壓,對于數(shù)字PI調(diào)節(jié)環(huán)采用了抑制積分飽和的方法,以防止系統(tǒng)失控。 論文中通過對AC-DC整流電路和加入Boost功率因數(shù)校正后的電路進行了Matlab的仿真,通過輸入電壓和輸入電流波形的比較,可以很容易地看到功率因數(shù)的提高。 在具體的電路實現(xiàn)中,采用霍爾元件檢測輸入電感電流、輸入電壓和輸出電壓,經(jīng)過DSP的A/D采樣后,在DSP內(nèi)部經(jīng)過程序計算,輸出PWM波形驅(qū)動MOSFET的開通與關(guān)斷,使輸入電感電流波形與輸入電壓波形一致。 本文實現(xiàn)了系統(tǒng)仿真,給出了仿真波形,分析了硬件設(shè)計電路并完成了電路的局部仿真,軟件編程方面給出了主程序和各個子程序的軟件流程圖,提出了以后研究的方向。
上傳時間: 2013-06-17
上傳用戶:baobao9437
河北工業(yè)大學(xué)碩士學(xué)位論文 論文研究在 ARM920T硬件平臺以及Linux軟件平臺上, 通過構(gòu)建完整的嵌入式Linux系統(tǒng)并移植多媒體播放器MPlayer,完成一款具有轉(zhuǎn)儲功能的MP4播放器。在這個過程中研究了Linux系統(tǒng)移植、探索了USB驅(qū)動程序、學(xué)習(xí)了文件系統(tǒng)的構(gòu)建并完成了多媒體播 放器 MPlayer 的移植,最終實現(xiàn)了一款基于嵌入式 Linux 軟件平臺具有轉(zhuǎn)儲功能的 MP4 播放器,使得 MP4 播放器可以通過 USB 接口對可移動硬盤上的信息進行操作。通過該研究過程構(gòu)建了嵌入式軟件系統(tǒng),以實現(xiàn)更好的系統(tǒng)性能,最重要的是可以在實踐基礎(chǔ)上增加對系統(tǒng)移植和驅(qū)動開發(fā)理論的理解并積累豐富的系統(tǒng)移植經(jīng)驗,以促進我們?nèi)ダ斫廛浖_ 發(fā)項目及其與目標(biāo)硬件移植和優(yōu)化的關(guān)系。
上傳時間: 2013-07-08
上傳用戶:sclyutian
本文在分析了嵌入式技術(shù)及控制系統(tǒng)的發(fā)展概況后,首先對現(xiàn)場總線,主要是CAN總線的技術(shù)特點進行了全面的介紹,并重點對CAN總線網(wǎng)絡(luò)中數(shù)據(jù)傳輸?shù)膶崟r性問題及改善的方案進行了分析和研究。之后利用嵌入式技術(shù)實現(xiàn)了基于CAN總線的網(wǎng)絡(luò)測控系統(tǒng)。該系統(tǒng)的主控節(jié)點,即ARM平臺采用32位的嵌入式處理器AR2M和嵌入式實時操作系統(tǒng)μC/OS-Ⅱ來實現(xiàn),并在該平臺上完成了系統(tǒng)多任務(wù)的建立,包括與底層CAN網(wǎng)絡(luò)的通信、液晶顯示輸出和嵌入式Web服務(wù)器等。 論文共分六章。第一章介紹了控制系統(tǒng)的發(fā)展過程、嵌入式技術(shù)及其發(fā)展現(xiàn)狀,并引出了課題的背景和研究意義,給出了主要研究內(nèi)容。第二章著重介紹了CAN現(xiàn)場總線技術(shù),并對其工作原理和CAN總線系統(tǒng)的實時性進行了分析。第三章論述了CAN總線測控網(wǎng)絡(luò)的實現(xiàn)以及CAN測控網(wǎng)絡(luò)與Internet集成的必要性,并給出了本文的系統(tǒng)設(shè)計方案、工作原理和組成。第四章論述了基于CAN總線的嵌入式測控系統(tǒng)的設(shè)計與實現(xiàn),詳細闡述了系統(tǒng)的硬件、軟件設(shè)計思路和實現(xiàn)方法。硬件方面,介紹了硬件平臺中的主處理器LPC2292和整個硬件邏輯模塊。軟件設(shè)計上實現(xiàn)了μC/OS-Ⅱ?qū)崟r操作系統(tǒng)在ARM7上的移植,并完成了嵌入式系統(tǒng)下多任務(wù)的建立。第五章介紹了以QXLPC-Ⅲ過程控制系統(tǒng)為應(yīng)用對象,進行的實際應(yīng)用實驗,該實驗對被控過程的部分物理量進行了檢測,驗證了本方案的可行性。第六章對全文進行了總結(jié),給出了有待進一步研究的問題,并對后續(xù)工作進行了展望。
上傳時間: 2013-06-03
上傳用戶:zttztt2005
焊有元件的印制電路板在線測試是印制電路板生產(chǎn)過程中的一個重要環(huán)節(jié),關(guān)系著整個電子產(chǎn)品的質(zhì)量。本文在深入研究國內(nèi)外印制電路板自動測試技術(shù)的基礎(chǔ)上,結(jié)合當(dāng)前先進的電子技術(shù),設(shè)計出一套高性能,低價位,小體積,便于攜帶和操作的印制電路板在線測試儀。 本文設(shè)計的在線測試儀系統(tǒng)包括控制器電路、信號發(fā)生電路、信號采集電路、元件測試電路、USB通信電路和開關(guān)矩陣電路等,其中控制器電路是以FPGA可編程控制芯片為核心,負責(zé)控制下位機其它所有電路的正常工作,并實現(xiàn)與上位機間的通信。 針對模擬元件的測試,本文首先探討了對印制電路板上模擬元件測試時的隔離原理,繼而詳細闡述了電阻、電容(電感)、二極管、三極管、運算放大器等的測試方法,并分別設(shè)計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號,本文設(shè)計并完成了一信號發(fā)生電路,可輸出幅值可調(diào)的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調(diào)的交流信號。 針對數(shù)字器件的測試,本文將數(shù)字器件分為兩種,一種為具有邊界掃描功能單元的器件,另一類為非邊界掃描器件,并分別對兩種類型的數(shù)字器件的測試原理和方法進行了詳細的描述,在文中給出了相關(guān)的硬件測試電路圖。 本設(shè)計中,所有測試激勵信號經(jīng)測試電路后輸出的測試結(jié)果都是直流電壓信號,所以本文設(shè)計了一通用信號采集電路來完成對測試結(jié)果的取樣。本文還設(shè)計了開關(guān)矩陣電路,用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設(shè)計,本文采用USB通信方式與上位機進行有效的數(shù)據(jù)交換,并通過USB接口芯片完成了硬件電路的設(shè)計。 在軟件方面,本文采用NiosⅡ C語言完成所有軟件設(shè)計,以協(xié)助硬件部分來完成對印制電路板的測試工作。 本文已完成各部分電路試驗及系統(tǒng)聯(lián)調(diào),試驗證明設(shè)計達到了項目預(yù)定要求。
上傳時間: 2013-08-02
上傳用戶:fywz
高速數(shù)據(jù)采集系統(tǒng)在信號檢測、雷達、圖像處理、網(wǎng)絡(luò)通信等領(lǐng)域有廣泛應(yīng)用,不同的應(yīng)用要求使用不同的總線和不同的設(shè)計,但是,無論基于何種應(yīng)用,其設(shè)計的關(guān)鍵在接口的實現(xiàn)上。 @@ 隨著cPCI總線技術(shù)的發(fā)展,cPCI總線逐漸代替了PCI總線、VME總線,成為測控領(lǐng)域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數(shù)據(jù)傳輸速度的要求和采集卡與PC機連接的機械強度的要求,本論文提出設(shè)計基于cPCI總線接口的數(shù)據(jù)采集系統(tǒng)。設(shè)計中利用單片F(xiàn)PGA芯片實現(xiàn)PCI協(xié)議,代替?zhèn)鹘y(tǒng)的FIFO芯片和串并轉(zhuǎn)換芯片,并完成對模擬電路的控制功能;并提出將應(yīng)用程序中的一部分數(shù)據(jù)讀寫操作放入動態(tài)鏈接庫中,減少因應(yīng)用程序反復(fù)調(diào)用驅(qū)動程序而造成的資源浪費和時間的延遲。 @@ 通過分析PCI總線協(xié)議,理解高頻數(shù)字電路設(shè)計方法和高速數(shù)據(jù)采集原理,本文開發(fā)了基于cPCI接口的高速數(shù)據(jù)采集系統(tǒng)。經(jīng)過綜合測試和現(xiàn)場應(yīng)用驗證表明,采集系統(tǒng)已達到了要求的性能指標(biāo)。 @@關(guān)鍵詞:FPGA;數(shù)據(jù)采集系統(tǒng);cPCI; PC
上傳時間: 2013-07-08
上傳用戶:ikemada
隨著半導(dǎo)體制造技術(shù)不斷的進步,SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點。由于SOC設(shè)計的日趨復(fù)雜化,芯片的面積增大,芯片功能復(fù)雜程度增大,其設(shè)計驗證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計功能驗證已經(jīng)成為整個設(shè)計中最大的瓶頸。 使用FPGA系統(tǒng)對ASIC設(shè)計進行功能驗證,就是利用FPGA器件實現(xiàn)用戶待驗證的IC設(shè)計。利用測試向量或通過真實目標(biāo)系統(tǒng)產(chǎn)生激勵,驗證和測試芯片的邏輯功能。通過使用FPGA系統(tǒng),可在ASIC設(shè)計的早期,驗證芯片設(shè)計功能,支持硬件、軟件及整個系統(tǒng)的并行開發(fā),并能檢查硬件和軟件兼容性,同時還可在目標(biāo)系統(tǒng)中同時測試系統(tǒng)中運行的實際軟件。FPGA仿真的突出優(yōu)點是速度快,能夠?qū)崟r仿真用戶設(shè)計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數(shù)據(jù),而FPGA作為硬件系統(tǒng),突出優(yōu)點是速度快,實時性好。可以將SOC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時進行。 此設(shè)計以ALTERA公司的FPGA為主體來構(gòu)建驗證系統(tǒng)硬件平臺,在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗證數(shù)據(jù)鏈路,并采用定制的JTAG邏輯產(chǎn)生測試向量,通過JTAG控制SOC目標(biāo)系統(tǒng),達到對SOC內(nèi)部和其他IP(IntellectualProperty)的在線測試與驗證。同時,該驗證平臺還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。 本文介紹了芯片驗證系統(tǒng),包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理;搭建了基于JTAG和FPGA的嵌入式SOC驗證系統(tǒng)的硬件平臺,提出了驗證系統(tǒng)的總體設(shè)計方案,重點對驗證系統(tǒng)的數(shù)據(jù)鏈路的實現(xiàn)進行了闡述;詳細研究了嵌入式軟核處理器NIOS II系統(tǒng),并將定制的JTAG邏輯與處理器NIOS II相結(jié)合,構(gòu)建出調(diào)試與驗證數(shù)據(jù)鏈路;根據(jù)芯片驗證的要求,設(shè)計出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng),并完成芯片在線測試與驗證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù),完成對國產(chǎn)某型DSP芯片的驗證與測試,研究如何構(gòu)建一種通用的SOC芯片驗證平臺,解決SOC驗證系統(tǒng)的可重用性和驗證數(shù)據(jù)發(fā)送、傳輸、采集的實時性、準(zhǔn)確性、可測性問題。本文在SOC驗證系統(tǒng)在芯片驗證與測試應(yīng)用研究領(lǐng)域,有較高的理論和實踐研究價值。
上傳時間: 2013-05-25
上傳用戶:ccsp11
本文對基于FPGA的對象存儲控制器原型的硬件設(shè)計進行了研究。主要內(nèi)容如下: ⑴研究了對象存儲控制器的硬件設(shè)計,使其高效完成對象級接口的智能化管理和復(fù)雜存儲協(xié)議的解析,對對象存儲系統(tǒng)整體性能提升有重要意義?;赟oPC(片上可編程系統(tǒng))技術(shù),在FPGA(現(xiàn)場可編程門陣列)上實現(xiàn)的對象存儲控制器,具有功能配置靈活,調(diào)試方便,成本較低等優(yōu)點。 ⑵采用Cyclone II器件實現(xiàn)的對象存儲控制器的網(wǎng)絡(luò)接口,包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分,提供千兆以太網(wǎng)的網(wǎng)絡(luò)接口和PCI(周邊元件擴展接口)總線的主機接口,還具備電源模塊、時鐘模塊等以保證系統(tǒng)正常運行。在設(shè)計實現(xiàn)PCB(印制電路板)時,從疊層設(shè)計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題,并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應(yīng)的調(diào)試策略,并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統(tǒng)設(shè)計方案,Virtex-4內(nèi)嵌PowerPC高性能處理器,可更好地完成對象存儲設(shè)備相關(guān)的控制和管理工作。實現(xiàn)了豐富的接口設(shè)計,包括千兆以太網(wǎng)、光纖通道、SATA(串行高級技術(shù)附件)等網(wǎng)絡(luò)存儲接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機接口;提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制,通過了設(shè)計規(guī)則檢查,生成了網(wǎng)表用作下一步設(shè)計工作的交付文件。
上傳時間: 2013-04-24
上傳用戶:lijinchuan
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐,它有諸多功能:芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出),電壓之間的轉(zhuǎn)換,對外圍芯片的驅(qū)動,完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設(shè)計方法,依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理,運用Cadence的設(shè)計軟件,結(jié)合華潤上華0.5μm的工藝庫,設(shè)計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容: 1.基于端口電路信號寄存器的采集和輸出方式,本論文設(shè)計的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7],并完成了Verilog XL和Hspiee的功能和時序仿真,且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉(zhuǎn)換的控制,對16種狀態(tài)機的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點,設(shè)計了一款邊界掃描電路,并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設(shè)計的要求。 4.對于端口電路來講,有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能,為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實現(xiàn)以上的功能,并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設(shè)計要求。 5.對于0.5μm的工藝而言,輸入端口的電壓通常是3.3V和5V,為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓,將端口電路設(shè)計成3.3V和5V兼容的電路,通過仿真性能上已完全達到這一要求。此外,在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路,這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi),具有三態(tài)控制和驅(qū)動大負載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動大小的仿真表明:在實現(xiàn)TTL高電平輸出時,最大的驅(qū)動電流達到170mA,而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8];同樣,在實現(xiàn)CMOS高電平最大驅(qū)動電流達到200mA,而xilinx4006e的CMOS驅(qū)動電流達到170[8]mA。 7.與xilinx4006e端口電路相比,在延時和面積以及功耗略大的情況下,本論文研究設(shè)計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能,且驅(qū)動能力更加強大。
上傳時間: 2013-07-20
上傳用戶:頂?shù)弥?/p>
隨著交通工具的迅猛發(fā)展,智能交通系統(tǒng)(Intelligent TransportationSystems,簡稱ITS)在交通管理中受到廣泛的關(guān)注。而在ITS中,車牌識別(LicensePlate Recognition,簡稱LPR)是其核心技術(shù)。車牌識別系統(tǒng)主要由數(shù)據(jù)采集和車牌識別算法兩個部分組成。由于車牌清晰程度、攝像機性能、氣候條件等因素的影響,牌照中的字符可能出現(xiàn)不清楚、扭曲、缺損或污跡干擾,這都給識別造成一定難度。因此,在復(fù)雜背景中快速準(zhǔn)確地進行車牌定位成為車牌識別系統(tǒng)的難點。 本文研究和設(shè)計了一種集圖象采集,圖象識別,圖象傳輸?shù)扔谝惑w的實時嵌入式系統(tǒng)。該平臺包括硬件系統(tǒng)設(shè)計與應(yīng)用程序開發(fā)兩個方面,充分利用TI公司的C6000系列DSP強大的并行運算能力、以及FPGA的靈活時序邏輯控制技術(shù),從硬件方面實現(xiàn)系統(tǒng)的高速運行。 本文的主要工作有兩部分組成,具體如下: (1) 在硬件設(shè)計方面:實現(xiàn)由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識別系統(tǒng);設(shè)計并完成系統(tǒng)的原理圖和印制板圖;完成電路板調(diào)試,以及完成FPGA.在高速圖像采集中的veriIog應(yīng)用程序開發(fā)。 (2) 在軟件開發(fā)方面:完成Philips公司的SAA7113H的配置代碼開發(fā),以及DSP底層的部分驅(qū)動程序開發(fā)。 該系統(tǒng)能夠?qū)崿F(xiàn)25幀每秒的數(shù)字視頻流圖像數(shù)據(jù)的輸出,并由FPGA負責(zé)完成一幅720×572數(shù)據(jù)量的圖像采集。DSP負責(zé)系統(tǒng)的嵌入式操作,包括系統(tǒng)的控制和車牌識別算法的實現(xiàn)。 目前,嵌入式車牌識別系統(tǒng)硬件平臺已經(jīng)搭建成功,系統(tǒng)軟件代碼程序也已經(jīng)開發(fā)完成。本系統(tǒng)能夠?qū)崿F(xiàn)高速圖像采集、嵌入式操作與車牌識別算法、UART數(shù)據(jù)通信等功能,具有速度快、穩(wěn)定性高、體積小、功耗低等特點,為車牌識別算法提供一個較好的驗證平臺。
標(biāo)簽: FPGA DSP 車牌識別系統(tǒng)
上傳時間: 2013-04-24
上傳用戶:yangbo69
全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點,這極大的提高了通信系統(tǒng)的靈活性和通用性,符合未來通信技術(shù)發(fā)展的方向。 本文從如下幾個方面對全數(shù)字調(diào)制解調(diào)器進行了深入系統(tǒng)研究:1,在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解調(diào)方式的基礎(chǔ)上,依據(jù)軟件定性仿真分析了QPSK正交調(diào)制解調(diào)系統(tǒng),設(shè)計出了滿足系統(tǒng)要求的實現(xiàn)電路框圖并選定了芯片;2,在完成了基于FPGA芯片實現(xiàn)QPSK調(diào)制解調(diào)的算法方案設(shè)計基礎(chǔ)上,利用VHDL語言完成了芯片程序的設(shè)計,并對其進行了調(diào)試和功能仿真;3,利用設(shè)計出的調(diào)制解調(diào)器與選定的AD、DA、正交調(diào)制解調(diào)芯片,完成了QPSK通信系統(tǒng)的硬件電路的設(shè)計并完成了調(diào)制電路的研制;4,完成電路的信息速率大于300Kbps,產(chǎn)生的中頻信號中心頻率70MHz,帶寬500KHz,滿足系統(tǒng)設(shè)計要求,由于時間關(guān)系解調(diào)電路仍在調(diào)試中。 本文基于FPGA實現(xiàn)的QPSK數(shù)字調(diào)制解調(diào)器具有體積小、集成度高和軟件可升級等優(yōu)點,這為設(shè)計高集成和高靈活性的通信系統(tǒng)提供了技術(shù)基礎(chǔ)。
標(biāo)簽: QPSK FPGA 基帶 通信設(shè)計
上傳時間: 2013-07-08
上傳用戶:xinshou123456
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1