本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關(guān)鍵方程的計(jì)算中采用一種新改進(jìn)的BM算法，然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進(jìn)行除法計(jì)算的有限域除法器，通過這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時(shí)和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實(shí)現(xiàn)了流水線處理的RS(255,223)譯碼器。 本課題實(shí)現(xiàn)的RS(255,223)硬件譯碼器的性能在國(guó)內(nèi)具有領(lǐng)先水平，對(duì)我國(guó)以后航天項(xiàng)目高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)有著很大的意義。
上傳時(shí)間： 2013-06-29
上傳用戶：gokk
指令集仿真器是目前嵌入式系統(tǒng)研究中一個(gè)極其重要的領(lǐng)域，一個(gè)靈活高效且準(zhǔn)確度高的仿真器不僅可以實(shí)現(xiàn)對(duì)嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計(jì)過程中性能評(píng)估的重要工具. 仿真器的性能已經(jīng)成為影響整個(gè)設(shè)計(jì)效率的重要因素，在現(xiàn)有的指令集仿真技術(shù)中，編譯型仿真技術(shù)雖然可以獲得高的仿真速度，但其對(duì)應(yīng)用的假設(shè)過于嚴(yán)格，限制了其在商業(yè)領(lǐng)域中的應(yīng)用；解釋型仿真器雖被普遍使用，但其缺點(diǎn)也很明顯，由于模擬過程中需要耗費(fèi)大量時(shí)間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時(shí)間，是提高仿真器的性能的關(guān)鍵。 本文旨在提出一個(gè)指令集仿真器的原型，重點(diǎn)解決指令解碼過程中的速度瓶頸，在其基礎(chǔ)可以進(jìn)行擴(kuò)充和改進(jìn)，以適應(yīng)不同硬件平臺(tái)的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實(shí)現(xiàn)規(guī)律，并在此基礎(chǔ)上進(jìn)行了高級(jí)語言的描述，其后提出了改進(jìn)版解釋型指令集仿真器的設(shè)計(jì)方案，包括為提高仿真器性能，減少譯碼時(shí)間，創(chuàng)新性的在流程設(shè)計(jì)中加入了預(yù)解碼的步驟，同時(shí)用自己設(shè)計(jì)的壓縮算法解決了因預(yù)解碼產(chǎn)生大量譯碼信息而帶來的內(nèi)存過度消耗難題。接下來，描述了仿真器的實(shí)現(xiàn)，包括指令的取指、譯碼、執(zhí)行等基本功能，并著重描述了如何通過劃分存儲(chǔ)域和存儲(chǔ)塊的方式模擬真實(shí)存儲(chǔ)器的讀寫訪問實(shí)現(xiàn)。 另外，需要特別指出的是，針對(duì)仿真器中普遍存在的調(diào)試難問題，本文從一線程序開發(fā)人員的角度，在調(diào)試模塊的設(shè)計(jì)中除了斷點(diǎn)設(shè)置、程序暫停、恢復(fù)等基本功能外，還添加了各類監(jiān)視設(shè)備和程序跟蹤的功能，以期能提高本仿真器的實(shí)用性。 在文章的結(jié)尾，提出了仿真器的驗(yàn)證方案，并按照該方案對(duì)仿真器進(jìn)行了功能和性能上的驗(yàn)證，最后對(duì)進(jìn)一步的工作進(jìn)行了展望。
上傳時(shí)間： 2013-08-02
上傳用戶：宋桃子
這篇論文在系統(tǒng)分析國(guó)內(nèi)外雷達(dá)伺服控制系統(tǒng)研究現(xiàn)狀的基礎(chǔ)上，選定以ARM為內(nèi)核的基于ARM+FPGA的雷達(dá)伺服控制器為研究對(duì)象。 首先，根據(jù)雷達(dá)伺服控制系統(tǒng)功能要求與性能指標(biāo)，進(jìn)行系統(tǒng)的硬件設(shè)計(jì)：選擇基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作為主控芯片，ARM與FPGA的連接形式采用中斷+存儲(chǔ)器的形式；將ARM與FPGA上多余的引腳引出作為將來升級(jí)的需要；還畫出ARM+FPGA的雷達(dá)伺服控制器的系統(tǒng)圖并制作了PCB板。 其次，選用PID對(duì)伺服系統(tǒng)進(jìn)行控制，模糊神經(jīng)網(wǎng)絡(luò)綜合了模糊控制和神經(jīng)網(wǎng)絡(luò)的優(yōu)點(diǎn)，并利用模糊神經(jīng)網(wǎng)絡(luò)算法對(duì)PID參數(shù)進(jìn)行在線調(diào)整。用Matlab7.1進(jìn)行仿真，其結(jié)果表明：該控制算法對(duì)系統(tǒng)具有良好的控制效果，性能較常規(guī)PID得到較大改善。 最后，根據(jù)FPGA在伺服系統(tǒng)主要任務(wù)，用VHDL語言和原理圖在FPGA芯片中分別編制實(shí)現(xiàn)DAC0832接口控制功能、光電編碼器與脈沖發(fā)生電路的程序代碼；并在Quartus II6.0環(huán)境下通過仿真，且得到仿真的波形符合系統(tǒng)功能要求。采用C語言編寫在ARM中實(shí)現(xiàn)模糊神經(jīng)網(wǎng)絡(luò)PID控制算法的代碼，通過CodeWarrior for ARM的編譯無誤后，生成可執(zhí)行文件.axf,，調(diào)用AXD進(jìn)行在線仿真調(diào)試。仿真結(jié)果表明：模糊神經(jīng)網(wǎng)絡(luò)PID算法對(duì)伺服系統(tǒng)能夠進(jìn)行有效控制。 結(jié)果表明：ARM作為伺服控制器的內(nèi)核，其性價(jià)比與集成度高：用FPGA芯片實(shí)現(xiàn)接口電路使伺服控制器的可靠性高、速度快、可配置及連接方式靈活。因此采用基于ARM+FPGA的雷達(dá)伺服控制器，提高了系統(tǒng)的開放性、實(shí)時(shí)性、可靠性，降低了系統(tǒng)功耗，具有重要的應(yīng)用價(jià)值。
標(biāo)簽： ARMFPGA 雷達(dá) 伺服 制器設(shè)計(jì)
上傳時(shí)間： 2013-06-30
上傳用戶：Ruzzcoy
目前，在伺服控制系統(tǒng)中，通常采用三相電壓型逆變器來驅(qū)動(dòng)伺服電機(jī)。橋式電路中為避免同一橋臂開關(guān)器件的直通現(xiàn)象, 必須插入死區(qū)時(shí)間。死區(qū)時(shí)間和開關(guān)器件的非理想特性往往會(huì)造成輸出電壓、電流的畸變，從而造成電機(jī)轉(zhuǎn)矩的脈動(dòng)，影響系統(tǒng)工作性能。因此，必須對(duì)電壓型逆變器中的死區(qū)效應(yīng)進(jìn)行補(bǔ)償。
標(biāo)簽： 全數(shù)字 伺服系統(tǒng) 死區(qū)
上傳時(shí)間： 2013-04-24
上傳用戶：萌萌噠小森森
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設(shè)計(jì)應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗(yàn)證.RS解碼器的設(shè)計(jì)采用無逆BM算法,并利用串行方式來實(shí)現(xiàn),不僅避免了求逆運(yùn)算,而且只需用3個(gè)有限域乘法器就可以實(shí)現(xiàn),大大的降低了硬件實(shí)現(xiàn)的復(fù)雜度,并且因?yàn)樵谟布?shí)現(xiàn)上,采用了3級(jí)流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計(jì)中,利用有限域常數(shù)乘法器的特性對(duì)編碼電路進(jìn)行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時(shí)間： 2013-08-05
上傳用戶：BOBOniu
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對(duì)16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對(duì)16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號(hào)處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實(shí)現(xiàn)結(jié)構(gòu)；對(duì)CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計(jì)采用自項(xiàng)向下設(shè)計(jì)思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實(shí)現(xiàn)代碼輸入；對(duì)系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實(shí)測(cè)調(diào)試相結(jié)合方法。 論文首先對(duì)16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級(jí)仿真，并對(duì)實(shí)現(xiàn)的各模塊的可行性仿真驗(yàn)證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號(hào)的時(shí)鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實(shí)現(xiàn)了16QAM調(diào)制器；給出了中頻信號(hào)時(shí)域測(cè)試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實(shí)現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對(duì)增強(qiáng)型數(shù)字鎖相環(huán)EPLL的實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。
標(biāo)簽： FPGA QAM 16 調(diào)制
上傳時(shí)間： 2013-07-29
上傳用戶：hwl453472107
移相全橋零電壓PWM軟開關(guān)變換器是目前中大功率開關(guān)電源的主流，本文對(duì)功率變換部分，輸出整流濾波部分在時(shí)域上進(jìn)行了詳細(xì)分析，并且重點(diǎn)介紹了超前臂和知滯后臂的諧振過程，分析占空比丟失的原因，及其關(guān)鍵元件參數(shù)對(duì)電路的影響。
上傳時(shí)間： 2013-11-16
上傳用戶：www240697738
主要應(yīng)用于伺服驅(qū)動(dòng)器及逆變器中，各種保護(hù)電路齊全。
標(biāo)簽： 68332 MC UM 伺服驅(qū)動(dòng)器
上傳時(shí)間： 2013-11-12
上傳用戶：pinksun9
產(chǎn)品簡(jiǎn)介 AVRISP MKII下載器是ATMEL公司開發(fā)的AVRISP第二代產(chǎn)品，USB接口。AVRISP MKII支持全系列AVR+部分其他芯片(如S51等)。USB接口，便于使用與攜帶，特別適用于沒有串口的臺(tái)式電腦和筆記本電腦。 AVRISP MKII是一種結(jié)構(gòu)緊密而且容易使用的在線編程工具，它為ATMEL系列AVR單片機(jī)開發(fā)應(yīng)用程序設(shè)計(jì)。由于其尺寸小，它也成為一種為現(xiàn)有的利用AVR單片機(jī)的應(yīng)用程序局升級(jí)的極好的工具。 AVRISP MKII是由USB供電，因而AVRISP編程器無需額外能源供應(yīng)。AVRISP MKII編程接口是集成于AVRStudio中的。Flash，EEPROM和所有的Fuse和Lockbit可編程ISP選項(xiàng)，可以選擇單個(gè)分別編程或者連續(xù)自動(dòng)編程。 我公司生產(chǎn)的AVRISP MKII在線編程器和atmel官方的AVRISP MKII在線編程器功能上完全兼容，但價(jià)格更低，是工廠，學(xué)校，個(gè)人等開發(fā)AVR單片機(jī)的首選工具。
標(biāo)簽： AVRISP MKII 編程器 使用說明
上傳時(shí)間： 2013-10-16
上傳用戶：peterli123456
第一章 序論……………………………………………………………6 1- 1 研究動(dòng)機(jī)…………………………………………………………..7 1- 2 專題目標(biāo)…………………………………………………………..8 1- 3 工作流程…………………………………………………………..9 1- 4 開發(fā)環(huán)境與設(shè)備…………………………………………………10 第二章 德州儀器OMAP 開發(fā)套件…………………………………10 2- 1 OMAP介紹………………………………………………………10 2-1.1 OMAP是什麼?…….………………………………….…10 2-1.2 DSP的優(yōu)點(diǎn)……………………………………………....11 2- 2 OMAP Architecture介紹………………………………………...12 2-2-1 OMAP1510 硬體架構(gòu)………………………………….…12 2-2.2 OMAP1510軟體架構(gòu)……………………………………...12 2-2.3 DSP / BIOS Bridge簡(jiǎn)述…………………………………...13 2- 3 TI Innovator套件 -- OMAP1510 ……………………………..14 2-2.1 General Purpose processor -- ARM925T………………...14 2-2.2 DSP processor -- TMS320C55x …………………………15 2-2.3 IDE Tool – CCS …………………………………………15 2-2.4 Peripheral ………………………………………………..16 第三章 在OMAP1510上建構(gòu)Embedded Linux System…………….17 3- 1 嵌入式工具………………………………………………………17 3-1.1 嵌入式程式開發(fā)與一般程式開發(fā)之不同………….….17 3-1.2 Cross Compiling的GNU工具程式……………………18 3-1.3 建立ARM-Linux Cross-Compiling 工具程式………...19 3-1.4 Serial Communication Program………………………...20 3- 2 Porting kernel………………………………………………….…21 3-2.1 Setup CCS ………………………………………….…..21 3-2.2 編譯及上傳Loader…………………………………..…23 3-2.3 編譯及上傳Kernel…………………………………..…24 3- 3 建構(gòu)Root File System………………………………………..…..26 3-3.1 Flash ROM……………………………………………...26 3-3.2 NFS mounting…………………………………………..27 3-3.3 支援NFS Mounting 的kernel…………………………..27 3-3.4 提供NFS Mounting Service……………………………29 3-3.5 DHCP Server……………………………………………31 3-3.6 Linux root 檔案系統(tǒng)……………………………….…..32 3- 4 啟動(dòng)及測(cè)試Innovator音效裝置…………………………..…….33 3- 5 建構(gòu)支援DSP processor的環(huán)境…………………………...……34 3-5.1 Solution -- DSP Gateway簡(jiǎn)介……………………..…34 3-5.2 DSP Gateway運(yùn)作架構(gòu)…………………………..…..35 3- 6 架設(shè)DSP Gateway………………………………………….…36 3-6.1 重編kernel……………………………………………...36 3-6.2 DEVFS driver…………………………………….……..36 3-6.3 編譯DSP tool和API……………………………..…….37 3-6.4 測(cè)試……………………………………………….…….37 第四章 MP3 Player……………………………………………….…..38 4- 1 MP3 介紹………………………………………………….…….38 4- 2 MP3 壓縮原理……………………………………………….….39 4- 3 Linux MP3 player – splay………………………………….…….41 4.3-1 splay介紹…………………………………………….…..41 4.3-2 splay 編譯………………………………………….…….41 4.3-3 splay 的使用說明………………………………….……41 第五章 程式改寫………………………………………………...…...42 5-1 程式評(píng)估與改寫………………………………………………...…42 5-1.1 Inter-Processor Communication Scheme…………….....42 5-1.2 ARM part programming……………………………..…42 5-1.3 DSP part programming………………………………....42 5-2 程式碼………………………………………………………..……43 5-3 雙處理器程式開發(fā)注意事項(xiàng)…………………………………...…47 第六章 效能評(píng)估與討論……………………………………………48 6-1 速度……………………………………………………………...48 6-2 CPU負(fù)載………………………………………………………..49 6-3 討論……………………………………………………………...49 6-3.1分工處理的經(jīng)濟(jì)效益………………………………...49 6-3.2音質(zhì)v.s 浮點(diǎn)與定點(diǎn)運(yùn)算………………………..…..49 6-3.3 DSP Gateway架構(gòu)的限制………………………….…50 6-3.4減少IO溝通……………….………………………….50 6-3.5網(wǎng)路掛載File System的Delay…………………..……51 第七章 結(jié)論心得…
上傳時(shí)間： 2013-10-14
上傳用戶：a471778
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
