亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

局域網(wǎng)(wǎng)IP掃描工具

  • 無MCU的USB2.0設(shè)備控制器IP設(shè)計與驗證

    無MCU的USB2.0設(shè)備控制器IP設(shè)計與驗證

    標簽： MCU 2.0 USB 設(shè)備

    上傳時間： 2013-10-27

    上傳用戶：zouxinwang

  • 基于SOPC的觸控屏控制器IP核設(shè)計

    介紹一款基于SOPC的TFT-LCD觸控屏控制器IP核的設(shè)計與實現(xiàn)。采用Verilog HDL作控制器的模塊設(shè)計，并用ModelSim仿真測試，驗證其正確性；利用嵌入式SOPC開發(fā)工具，在開發(fā)板上完成觸控屏顯示驅(qū)動及其控制模塊的系統(tǒng)設(shè)計，給出系統(tǒng)硬、軟件設(shè)計，實現(xiàn)TFT-LCD觸控屏彩條顯示。這款觸控屏控制器IP核具備較強的通用性和兼容性，具有一定的使用范圍和應(yīng)用價值。

    標簽： SOPC IP核 觸控屏控制器

    上傳時間： 2013-12-24

    上傳用戶：sdq_123

  • PCI橋接IP Core的VeriIog HDL實現(xiàn)

    PCI總線是目前最為流行的一種局部性總線 通過對PCI總線一些典型功能的分析以及時序的闡述，利用VetilogHDL設(shè)計了一個將非PCI功能設(shè)備轉(zhuǎn)接到PC1總線上的IP Core 同時，通過在ModeISim SE PLUS 6．0 上運行測試程序模塊，得到了理想的仿真數(shù)據(jù)波形，從軟件上證明了功能的實現(xiàn)。

    標簽： VeriIog Core PCI HDL

    上傳時間： 2014-12-30

    上傳用戶：himbly

  • 基于SOPC技術(shù)的異步串行通信IP核的設(shè)計

    介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設(shè)計和實現(xiàn)。通過將設(shè)計好的UART IP核集成到SoPC系統(tǒng)中加以驗證，證明了所設(shè)計的UART IP核可以正常工作。該設(shè)計方案為其他基于SoPC系統(tǒng)IP核的開發(fā)提供了一定的參考。

    標簽： SOPC IP核 異步串行通信

    上傳時間： 2013-11-12

    上傳用戶：894448095

  • 基于變換域通信的OFDM系統(tǒng)窄帶干擾抑制方法

    為解決寬帶OFDM系統(tǒng)易受傳統(tǒng)窄帶信號干擾的問題,采用基于變換域通信(TDC)的OFDM系統(tǒng),通過在變換域中的電磁環(huán)境采樣結(jié)果,對OFDM信號進行設(shè)計,避免使用受干擾頻譜傳送信息。

    標簽： OFDM 變換域 通信

    上傳時間： 2013-11-12

    上傳用戶：sevenbestfei

  • 基于MATLAB的DCT域數(shù)字水印技術(shù)實現(xiàn)

        隨著網(wǎng)絡(luò)技術(shù)和多媒體技術(shù)的飛速發(fā)展，如何保護多媒體信息的安全已成為國際上研究的熱門話題，數(shù)字水印技術(shù)應(yīng)運而生。作為保護數(shù)字作品版權(quán)的一種重要手段，數(shù)字水印技術(shù)己成為當今學術(shù)界研究的一個熱點。文中簡介了目前主流數(shù)字水印算法，給出了DCT域數(shù)字盲水印算法。該水印算法不可見性較好，對JPEG壓縮，噪聲，有較好的魯棒性。

    標簽： MATLAB DCT 數(shù)字水印 技術(shù)實現(xiàn)

    上傳時間： 2013-10-29

    上傳用戶：元宵漢堡包

  • 如何仿真IP核(建立modelsim仿真庫完整解析)

    　　IP核生成文件：（Xilinx/Altera 同） 　　IP核生成器生成 ip 后有兩個文件對我們比較有用，假設(shè)生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應(yīng)的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。

    標簽： modelsim 仿真 IP核 仿真庫

    上傳時間： 2013-10-20

    上傳用戶：lingfei

  • 7.4 基于IP CORE的BLOCK RAM設(shè)計修改稿

    7.4 基于IP CORE的BLOCK RAM設(shè)計修改稿。

    標簽： BLOCK CORE 7.4 RAM

    上傳時間： 2013-11-07

    上傳用戶：sammi

  • 定制簡單LED的IP核的設(shè)計源代碼

    定制簡單LED的IP核的設(shè)計源代碼

    標簽： LED 定制 IP核 源代碼

    上傳時間： 2013-10-19

    上傳用戶：gyq

  • 自學ZedBoard：使用IP通過ARM PS訪問FPGA（源代碼）

    　　這一節(jié)的目的是使用XPS為ARM PS 處理系統(tǒng) 添加額外的IP。從IP Catalog 標簽添加GPIO，并與ZedBoard板子上的8個LED燈相連。當系統(tǒng)建立完后，產(chǎn)生bitstream，并對外設(shè)進行測試。本資料為源代碼，原文設(shè)計過程詳見：【 玩轉(zhuǎn)賽靈思Zedboard開發(fā)板（4）：如何使用自帶外設(shè)IP讓ARM PS訪問FPGA？】 　　硬件平臺：Digilent ZedBoard 　　開發(fā)環(huán)境：Windows XP 32 bit 　　軟件： XPS 14.2 +SDK 14.2

    標簽： ZedBoard FPGA ARM 訪問

    上傳時間： 2013-11-06

    上傳用戶：yuchunhai1990

主站蜘蛛池模板： 上犹县| 林甸县| 永年县| 乌兰浩特市| 宣恩县| 北安市| 旺苍县| 漠河县| 无棣县| 徐州市| 佳木斯市| 元朗区| 唐山市| 康定县| 汪清县| 垫江县| 海兴县| 密山市| 岢岚县| 游戏| 巨野县| 永安市| 定西市| 商洛市| 时尚| 吴川市| 兴宁市| 襄汾县| 永宁县| 西乡县| 云梦县| 固阳县| 中超| 石渠县| 绥江县| 平原县| 麻栗坡县| 绍兴市| 崇左市| 虎林市| 呼和浩特市|