擴(kuò)頻通信是一種性能優(yōu)異的通信方式，自其誕生之日起就受到了業(yè)內(nèi)人士的廣泛關(guān)注。本文以DS/SS接收機(jī)為基礎(chǔ)，圍繞相關(guān)的理論和技術(shù)，開展了載波跟蹤技術(shù)FPGA實(shí)現(xiàn)的研究。 論文首先綜述了課題的來源、背景和意義，闡述了DS/SS接收系統(tǒng)前端處理模塊和信號(hào)處理模塊的結(jié)構(gòu)，指出了本課題的關(guān)鍵技術(shù)。與此同時(shí)，作者在參考了大量國內(nèi)外有關(guān)文獻(xiàn)的基礎(chǔ)上，深入研究了四相鑒頻、自動(dòng)頻率跟蹤鑒頻以及反正切鑒相等載波跟蹤鑒頻、鑒相算法，并根據(jù)這些理論設(shè)計(jì)了FLL與PLL相結(jié)合的載波跟蹤策略，完成了CPAFC和Costas環(huán)路仿真和性能分析。 其次，論文對(duì)載波跟蹤環(huán)路的硬件電路進(jìn)行了設(shè)計(jì)，其中包括基帶信號(hào)處理的混頻、相關(guān)和積分清洗模塊，誤差量的提取和控制模塊，以及本地載波的產(chǎn)生模塊等，并在Altera公司的Stratix系列芯片----EP1S808956C6上對(duì)每個(gè)組成模塊進(jìn)行了功能和時(shí)序上的仿真與實(shí)現(xiàn)，之后對(duì)系統(tǒng)各模塊進(jìn)行了集成，解決了系統(tǒng)實(shí)現(xiàn)的同步問題。 最后，論文對(duì)系統(tǒng)作了實(shí)驗(yàn)總結(jié)與分析，包括板級(jí)驗(yàn)證總結(jié)與分析、接收機(jī)載波跟蹤性能分析，以及對(duì)載波同步技術(shù)的總結(jié)和展望。
標(biāo)簽： FPGA DSSS 接收機(jī) 載波
上傳時(shí)間： 2013-04-24
上傳用戶：qazwsxedc
伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個(gè)從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護(hù)等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運(yùn)算速度快,編程方便等優(yōu)點(diǎn)廣泛應(yīng)用與IC設(shè)計(jì)、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個(gè)HDMI的接收顯示平臺(tái)。針對(duì)HDMI帶寬寬,數(shù)據(jù)量大的特點(diǎn),使用了新型的DDR2 SDRAM作為視頻信號(hào)的輸入和輸出緩沖。在硬件板級(jí)設(shè)計(jì)上,針對(duì)HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計(jì)方法,有效的避免了信號(hào)的反射,串?dāng)_等不良現(xiàn)象。同時(shí)在對(duì)HDMI規(guī)范和DDR2 SDRAM時(shí)序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開發(fā)平臺(tái)QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點(diǎn)表現(xiàn)在以下幾個(gè)方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲(chǔ)器件DDR2的時(shí)序規(guī)范。 2、論文搭建的整個(gè)系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費(fèi)了作者大量的時(shí)間和精力。 3、論文首次使用FPGA來處理HDMI信號(hào)且直接驅(qū)動(dòng)顯示器件,區(qū)別于-般的ASIC方案。 4、論文對(duì)高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價(jià)值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時(shí)間： 2013-06-22
上傳用戶：784533221
對(duì)弓網(wǎng)故障的檢測(cè)在列車提速的今天顯得尤其重要，原始故障圖像數(shù)據(jù)量的巨大使實(shí)時(shí)存儲(chǔ)和傳輸故障圖像極其困難。JPEG作為一種低復(fù)雜度、高壓縮比的圖像壓縮標(biāo)準(zhǔn)在多媒體、網(wǎng)絡(luò)傳輸?shù)阮I(lǐng)域得到廣泛的應(yīng)用。和相同圖像質(zhì)量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前靜態(tài)圖像中壓縮比最高的。 FPGA以其設(shè)計(jì)靈活、高速的卓越特性，逐漸成為許多應(yīng)用中首先器件，尤其是與Verilog和VHDL等語言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 本文旨在研究并實(shí)現(xiàn)一種實(shí)時(shí)采集并對(duì)特定幀進(jìn)行壓縮傳輸?shù)姆椒āＭㄟ^采用可編程邏輯器件FPGA來實(shí)現(xiàn)整個(gè)采集、顯示、壓縮和傳輸，使系統(tǒng)具有可定制、高速度等優(yōu)點(diǎn)。 本文首先介紹了開發(fā)硬件可編程邏輯門陣列FPGA及其開發(fā)語言Veridlog，并介紹了FPGA的設(shè)計(jì)方法及開發(fā)流程；接著介紹了PAL制視頻采集的相關(guān)知識(shí)及設(shè)計(jì)，其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數(shù)字化ITU-R BT.601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；隨后介紹了JPEG標(biāo)準(zhǔn)，并根據(jù)故障檢測(cè)的特點(diǎn)，設(shè)計(jì)了針對(duì)灰度圖像壓縮的JPEG編碼器，設(shè)計(jì)中先分別對(duì)組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數(shù)的差分脈沖編碼模塊、交流系數(shù)的游程編碼模塊、哈夫曼編碼模塊及打包模塊進(jìn)行了仿真測(cè)試，然后再對(duì)整個(gè)JPEG編碼器進(jìn)行了測(cè)試；最后設(shè)計(jì)了單幀視頻的SRAM緩存，并將緩存的源圖像采用本文設(shè)計(jì)的JPEG編碼器進(jìn)行壓縮，再設(shè)計(jì)一個(gè)僅包含發(fā)送功能的UART 將壓縮后的碼流傳輸?shù)絇C機(jī)，在PC機(jī)上通過將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實(shí)現(xiàn)了整個(gè)采集壓縮系統(tǒng)，同時(shí)也進(jìn)一步驗(yàn)證了本文設(shè)計(jì)的灰度圖像JPEG編碼器的正確性。相信本文無論是對(duì)弓網(wǎng)故障的圖像檢測(cè)，還是對(duì)于JPEG編碼器的芯片設(shè)計(jì)都有一定的參考價(jià)值。
標(biāo)簽： FPGA JPEG 壓縮系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：cuiqiang
信號(hào)發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調(diào)參數(shù)的數(shù)字量信號(hào)發(fā)生器，對(duì)于促進(jìn)我國航空、航天、國防以及工業(yè)自動(dòng)化等領(lǐng)域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心，對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的結(jié)構(gòu)、載波調(diào)制等問題進(jìn)行了深入的分析和研究，并給出了模塊的硬件實(shí)現(xiàn)方案。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。論文介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語言的基本語法結(jié)構(gòu)和FPGA器件的開發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成原理(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理，確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。經(jīng)實(shí)驗(yàn)室測(cè)試，設(shè)計(jì)的信號(hào)發(fā)生器滿足要求，且結(jié)構(gòu)簡單、工作可靠、重量輕、體積小，具有良好的應(yīng)用前景。
標(biāo)簽： FPGA 擴(kuò)頻 模擬信號(hào)源
上傳時(shí)間： 2013-04-24
上傳用戶：qweqweqwe
在視頻傳輸系統(tǒng)中，最大障礙是視頻數(shù)據(jù)的大數(shù)據(jù)量傳輸。故壓縮就顯得尤為必要。MJPEG是以25幀每秒傳輸?shù)腏PEG圖像。本文根據(jù)JPEG基本壓縮模式，通過前端圖像采集芯片輸出標(biāo)準(zhǔn)的4：2：2格式的圖像流，在XILINX公司的SPARTAN IIE芯片下壓縮，獲得了良好效果，壓縮比達(dá)到10：1。中間的各個(gè)環(huán)節(jié)同MATLAB下同等壓縮相比，除了精度上有點(diǎn)差別外，基本一致。同專用芯片相比，比專用芯片靈活得多，F(xiàn)PGA內(nèi)部全部是可編程，燒寫不同的程序便可實(shí)現(xiàn)不同的壓縮。同DSP相比，壓縮時(shí)間極大的提高，同周霖的“基于DSP技術(shù)的靜態(tài)圖像壓縮編碼”一文中編碼所需的時(shí)間進(jìn)行比較(DCT變換消耗4224個(gè)指令，量化Z排序耗960指令，huffman編碼至少耗1400指令)，假設(shè)令其采用6000系列DSP，指令周期為6ns，運(yùn)算速度為1336MIPS。壓縮一個(gè)8*8DCT塊，采用高檔的DSP，消耗39tJs，而采用27M的FPGA只需6us，若采用FPGA內(nèi)部自帶的DLL將時(shí)鐘倍頻到54M，則只需要3us．本設(shè)計(jì)同傳統(tǒng)的壓縮實(shí)現(xiàn)方式相比，在速度和靈活性上有了極大的提高。
上傳時(shí)間： 2013-04-24
上傳用戶：TI初學(xué)者
光斑質(zhì)心檢測(cè)系統(tǒng)是APT精跟蹤伺服系統(tǒng)的關(guān)鍵技術(shù)之一，目前的光斑檢測(cè)系統(tǒng)大多是基于PC機(jī)的，存在著高速實(shí)時(shí)性、穩(wěn)定性問題。在總結(jié)各種檢測(cè)算法的基礎(chǔ)上，本文提出了基于FPGA的圖像處理算法，實(shí)現(xiàn)了激光光斑中心的高速實(shí)時(shí)檢測(cè)。 文中主要采用3×3窗口模塊和自適應(yīng)閾值模塊，先對(duì)CCD輸入數(shù)據(jù)進(jìn)行處理，判斷光斑的范圍，然后再運(yùn)用光斑的質(zhì)心算法對(duì)光斑所占的像元進(jìn)行運(yùn)算，得出光斑位置的脫靶量，最后用VGA格式將圖像顯示在LCD上。本文達(dá)到了的3000幀/s的脫靶量幀速，精度為2urad的技術(shù)指標(biāo)，實(shí)現(xiàn)了高速率、高精度的精跟蹤要求。
標(biāo)簽： 實(shí)時(shí)圖像采集 處理系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：林魚2016
圖像采集是數(shù)字化圖像處理的第一步，開發(fā)圖像采集平臺(tái)是視覺系統(tǒng)開發(fā)的基礎(chǔ)。視覺檢測(cè)的速度是視覺檢測(cè)要解決的關(guān)鍵技術(shù)之一，也是專用圖像處理系統(tǒng)設(shè)計(jì)所要完成的首要目標(biāo)
標(biāo)簽： 高速圖像采集
上傳時(shí)間： 2013-04-24
上傳用戶：waitingfy
遙感圖像在人類生活和軍事領(lǐng)域的應(yīng)用日益廣泛，適合各種要求的遙感圖像編碼技術(shù)具有重要的現(xiàn)實(shí)意義。基于小波變換的內(nèi)嵌編碼技術(shù)已成為當(dāng)前靜止圖像編碼領(lǐng)域的主流，其中就包括基于分層樹集合分割排序(Set Partitioning inHierarchical Trees，SPIHT)的內(nèi)嵌編碼算法。這種算法具有碼流可隨機(jī)獲取以及良好的恢復(fù)圖像質(zhì)量等特性，因此成為實(shí)際應(yīng)用中首選算法。隨著對(duì)圖像編碼技術(shù)需求的不斷增長，尤其是在軍事應(yīng)用領(lǐng)域如衛(wèi)星偵察等方面，這種編碼算法亟待轉(zhuǎn)換為可應(yīng)用的硬件編碼器。 在靜止圖像編碼領(lǐng)域，高性能的圖像編碼器設(shè)計(jì)一直是相關(guān)研究人員不懈追求的目標(biāo)。本文針對(duì)靜止圖像編碼器的設(shè)計(jì)作了深入研究，并致力于高性能的圖像編碼算法實(shí)現(xiàn)結(jié)構(gòu)的研究，提出了具有創(chuàng)新性的降低計(jì)算量、存儲(chǔ)量，提高壓縮性能的算法實(shí)現(xiàn)結(jié)構(gòu)，并成功應(yīng)用于圖像編碼硬件系統(tǒng)中。這個(gè)方案還支持壓縮比在線可調(diào)，即在不改變硬件框架的條件下可按用戶要求實(shí)現(xiàn)16倍到2倍的壓縮，以適應(yīng)不同的應(yīng)用需求。本文所做的工作包括了兩個(gè)部分。 1．一種基于行的實(shí)時(shí)提升小波變換實(shí)現(xiàn)結(jié)構(gòu)：該結(jié)構(gòu)同時(shí)處理行變換和列變換，并且在圖像邊界采用對(duì)稱擴(kuò)展輸出邊界數(shù)據(jù)，使得圖像小波變換時(shí)間與傳統(tǒng)的小波變換相比提高了將近2.6倍，提高了硬件系統(tǒng)的實(shí)時(shí)性。該結(jié)構(gòu)還合理地利用和調(diào)度內(nèi)部緩沖器，不需要外部緩沖器，大大降低了硬件系統(tǒng)對(duì)存儲(chǔ)器的要求。 2．一種采用左遍歷的比特平面并行SPIHT編碼結(jié)構(gòu)：在該編碼結(jié)構(gòu)中，空間定位生成樹采用深度優(yōu)先遍歷方式，比特平面同時(shí)處理極大地提高了編碼速度。
上傳時(shí)間： 2013-06-17
上傳用戶：abc123456.
渦流無損檢測(cè)技術(shù)作為五大常規(guī)無損檢測(cè)技術(shù)之一，不僅能夠探測(cè)導(dǎo)體表面的涂層厚度，材料成分，組織狀態(tài)以及某些物理量和機(jī)械量，還能檢測(cè)材料或構(gòu)件中是否有缺陷并判斷缺陷的形狀、大小、分布、走向。脈沖渦流無損檢測(cè)技術(shù)因其激勵(lì)信號(hào)的頻域特點(diǎn)，具有有效率高，檢測(cè)準(zhǔn)確的特性，因而有著廣泛的應(yīng)用前景。 用無損檢測(cè)方法進(jìn)行鋼鐵材質(zhì)檢測(cè)的研究工作取得了大量成果，然而對(duì)于鋼材及其制品的混料、硬度和裂紋質(zhì)量檢測(cè)還存在許多難題，如用傳統(tǒng)檢測(cè)方法檢測(cè)齒輪毛坯的硬度效果不夠理想，而且人工記錄方法較慢。 本文以渦流檢測(cè)技術(shù)理論為基礎(chǔ)，系統(tǒng)地分析了脈沖渦流檢測(cè)的基本理論。在此基礎(chǔ)上設(shè)計(jì)了一套用于檢測(cè)鋼鐵材硬度的脈沖渦流檢測(cè)儀器。該脈沖渦流檢測(cè)系統(tǒng)可分為硬件、軟件兩個(gè)子系統(tǒng)。整個(gè)系統(tǒng)由激勵(lì)源、渦流傳感器、數(shù)據(jù)處理、結(jié)果顯示這四個(gè)主要部分組成。在渦流探傷中，影響渦流的因素很多，產(chǎn)生大量噪聲使得信號(hào)分析相對(duì)困難。系統(tǒng)以FPGA為開發(fā)平臺(tái)，使得信號(hào)激勵(lì)和信號(hào)的采集可以在同一電路中實(shí)現(xiàn)，從而提高了信號(hào)處理的精確性，接著利用主成分分析方法去除噪音，提取信號(hào)的特征值，建立回歸方程，利用最小二乘法實(shí)現(xiàn)對(duì)鋼鐵材質(zhì)硬度的測(cè)量。實(shí)驗(yàn)結(jié)果表明，以FPGA為開發(fā)平臺(tái)，采用脈沖渦流激勵(lì)的方式及相關(guān)的脈沖渦流的主成分分析處理方法，使鋼鐵材質(zhì)硬度的判別準(zhǔn)確率有了很大提高。
上傳時(shí)間： 2013-04-24
上傳用戶：327000306
隨著國民經(jīng)濟(jì)的發(fā)展和社會(huì)的進(jìn)步，人們?cè)絹碓叫枰憬莸慕煌üぞ撸瑥亩龠M(jìn)了汽車工業(yè)的發(fā)展，同時(shí)汽車發(fā)動(dòng)機(jī)檢測(cè)維修等相關(guān)行業(yè)也發(fā)展起來。在汽車發(fā)動(dòng)機(jī)檢測(cè)維修中，發(fā)動(dòng)機(jī)電腦(Electronic Control．Unit-ECU)檢測(cè)維修是其中最關(guān)鍵的部分。發(fā)動(dòng)機(jī)電腦根據(jù)發(fā)動(dòng)機(jī)的曲軸或凸輪軸傳感器信號(hào)控制發(fā)動(dòng)機(jī)的噴油、點(diǎn)火和排氣。所以，維修發(fā)動(dòng)機(jī)電腦時(shí)，必須對(duì)其施加正確的信號(hào)。目前，許多發(fā)動(dòng)機(jī)的曲軸和凸輪軸傳感器信號(hào)已不再是正弦波和方波等傳統(tǒng)信號(hào)，而是多種復(fù)雜波形信號(hào)。為了能夠提供這種信號(hào)，本文研究并設(shè)計(jì)了一種能夠產(chǎn)生復(fù)雜波形的低成本任意波形發(fā)生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發(fā)生器依據(jù)直接數(shù)字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行設(shè)計(jì)現(xiàn)場(chǎng)可編程門陣列(FPGA)的方案實(shí)現(xiàn)頻率合成，擴(kuò)展數(shù)據(jù)存儲(chǔ)器存儲(chǔ)波形的量化幅值(波形數(shù)據(jù))，在微控制單元(MCU)的控制與協(xié)調(diào)下輸出頻率和相位均可調(diào)的信號(hào)。 任意波形發(fā)生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統(tǒng)和電源模塊五部分組成。在設(shè)計(jì)中采用FPGA芯片EPF10K10QC208-4實(shí)現(xiàn)DDFS的硬件算法。波形調(diào)整及濾波由兩級(jí)放大電路來完成：第一級(jí)對(duì)D/A輸出信號(hào)進(jìn)行調(diào)整；第二級(jí)完成信號(hào)濾波及信號(hào)幅值和偏移量的調(diào)節(jié)。電源模塊利用三端集成穩(wěn)壓器進(jìn)行電壓值變換，利用極性轉(zhuǎn)換芯片ICL7660實(shí)現(xiàn)正負(fù)極性轉(zhuǎn)換。 該任意波形發(fā)生器與通用模擬信號(hào)源相比具有：輸出頻率誤差小，分辨率高，可產(chǎn)生任意波形，成本低，體積小，使用方便，工作穩(wěn)定等優(yōu)點(diǎn)，十分適合汽車維修行業(yè)使用，具有較好的市場(chǎng)前景。
標(biāo)簽： FPGA 任意波形發(fā)生器
上傳時(shí)間： 2013-04-24
上傳用戶：KIM66
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
